WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002005429) DIGITAL PHASE DETECTOR CIRCUIT AND METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2002/005429 International Application No.: PCT/US2001/021645
Publication Date: 17.01.2002 International Filing Date: 10.07.2001
Chapter 2 Demand Filed: 07.02.2002
IPC:
H03L 7/085 (2006.01) ,H03L 7/087 (2006.01) ,H03L 7/091 (2006.01) ,H03L 7/093 (2006.01) ,H03L 7/095 (2006.01) ,H04L 7/00 (2006.01) ,H04L 7/033 (2006.01)
Applicants: SILICON LABORATORIES, INC.[US/US]; 4635 Boston Lane Austin, TX 78735, US
Inventors: PERROTT, Michael, H.; US
Agent: GRAHAM, Andrew, C.; Zagorin, O'brien & Graham, LLP Suite 870 401 West 15th Street Austin, TX 78701, US
POTTER, Julian, Mark; D. Young & Co 21 New Fetter Lane London EC4A 1DA, GB
Priority Data:
60/217,20710.07.2000US
60/217,20810.07.2000US
Title (EN) DIGITAL PHASE DETECTOR CIRCUIT AND METHOD THEREFOR
(FR) CIRCUIT DE DETECTEUR DE PHASE NUMERIQUE ET PROCEDE CORRESPONDANT
Abstract: front page image
(EN) In a feedback system such as a PLL, the integrating function associated with a loop filter capacitor is instead implemented digitally and is easily implemented on the same integrated circuit die as the PLL. In a preferred embodiment, an analog phase detector is utilized whose phase error output signal is delta-sigma modulated to encode the magnitude of the phase error using a digital (i.e., discrete-time and discrete-value) signal. This digital phase error signal is 'integrated' by a digital integration block including, for example, a digital accumulator, whose output is then converted to an analog signal, optionally combined with a loop feed-forward signal, and then conveyed as a control voltage to the voltage-controlled oscillator. The equivalent 'size' of the integrating capacitor function provided by the digital integration block may be varied by increasing or decreasing the bit resolution of circuits within the digital block.
(FR) Dans un système de rétroaction tel qu'une boucle à phase asservie, la fonction d'intégration associée à un condensateur de filtre à boucle est mise en oeuvre numériquement et installée facilement sur la même puce de circuit intégré que la boucle à phase asservie. Selon une réalisation préférée, un détecteur de phase analogique, dont le signal de sortie d'erreur de phase est soumis à une modulation delta-sigma, est utilisé pour coder la grandeur d'erreur de phase à l'aide d'un signal numérique (c.-à-d. signal à temps discret et à valeur discrète). Ce signal numérique d'erreur de phase est « intégré » par un bloc d'intégration numérique comprenant, par exemple, un accumulateur numérique dont la sortie est ensuite convertie en un signal analogique, éventuellement combiné à un signal émis en aval, et ensuite envoyé sous forme d'une tension de commande à l'oscillateur commandé en tension. La « dimension » équivalente de la fonction d'intégration du condensateur obtenue par le bloc d'intégration numérique peut varier selon l'augmentation ou la diminution de la résolution binaire des circuits dans le bloc numérique.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)