WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002003747) A/D CONVERTER WITH INTEGRATED BIASING FOR A MICROPHONE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/003747    International Application No.:    PCT/EP2001/007191
Publication Date: 10.01.2002 International Filing Date: 25.06.2001
IPC:
H03M 3/02 (2006.01), H04R 3/00 (2006.01), H04R 19/01 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven (NL)
Inventors: DIJKMANS, Eise, C.; (NL)
Agent: HESSELMANN, Gerardus, J., M.; Internationaal Octrooibureau B.V. Prof. Holstlaan 6 NL-5656 AA Eindhoven (NL)
Priority Data:
00202381.0 05.07.2000 EP
Title (EN) A/D CONVERTER WITH INTEGRATED BIASING FOR A MICROPHONE
(FR) NUMERISEUR A POLARISATION INTEGREE, DESTINE A UN MICROPHONE
Abstract: front page image
(EN)A combination of an electret microphone (1) and a sigma-delta A/D converter (9, 5, 7, 8). The sigma-delta A/D converter has a DC feedback loop (8) which provides the bias current (IDC) for the junction FET (2) of the electret microphone. In this way the signal current from the FET (2) can be injected directly into the input integrator (9) of the sigma-delta A/D converter without the need of signal resistors in series with the FET (2).
(FR)L'invention concerne une combinaison d'un microphone à électret (1) et d'un numériseur sigma-delta (9, 5, 7, 8). Ce numériseur comprend une boucle de rétroaction en courant continu (8), laquelle fournit le courant de polarisation (I¿DC?) destiné au transistor FET de jonction (2) du microphone à électret. Ainsi, le courant de signal provenant du transistor FET (2) peut être injecté directement dans l'intégrateur d'entrée (9) du numériseur sigma-delta, sans qu'il soit nécessaire de monter des résistances de signal en série avec le transistor FET (2).
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)