WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002003436) THIN COMPOUND SEMICONDUCTOR STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/003436    International Application No.:    PCT/US2001/016731
Publication Date: 10.01.2002 International Filing Date: 21.05.2001
Chapter 2 Demand Filed:    04.12.2001    
IPC:
H01L 21/20 (2006.01), H01L 21/316 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road Schaumubrg, IL 60196 (US)
Inventors: FEKETE, Douglas, D.; (US).
OOMS, William, J.; (US)
Agent: PARMELEE, Steven, G.; Motorola, Inc. Intellectual Property Dept. AZ 11/56-238 3102 North 56TH Street Phoenix, AZ 85018 (US)
Priority Data:
09/607,386 30.06.2000 US
Title (EN) THIN COMPOUND SEMICONDUCTOR STRUCTURE
(FR) STRUCTURES SEMI-CONDUCTRICES MINCES COMPOSEES
Abstract: front page image
(EN)Semiconductor structures including compound semiconductor devices formed in semiconductor substrates and methods of producing the semiconductor devices and substrates that have improved thermal characteristics over conventional compound semiconductor devices and that may be formed substantially thinner than conventional semiconductor devices and substrates. The compound devices (1010) are formed in a layer of compound semiconductor material (1020) which overlies an accommodating layer (1030). The accommodating layer (1030) overlies a monocrystalline silicon semiconductor layer (1040). During the fabrication process, the silicon layer may be thinned by suitable methods, or removed entirely by chemical etching. When the silicon is removed by etching, the accommodating layer provides an etch-stop layer to protect the devices in the compound semiconductor layer.
(FR)L'invention concerne des structures semi-conductrices comprenant des dispositifs semi-conducteurs composés formés dans des substrats semi-conducteurs, et des procédés de production desdits dispositifs et substrats semi-conducteurs présentant des caractéristiques thermiques améliorées par rapport aux dispositifs semi-conducteurs composés classique, et pouvant être sensiblement plus minces que les dispositifs et substrats semi-conducteurs classiques. Les dispositifs composés (1010) sont formés dans une couche de matériau semi-conducteur (1020) composé qui recouvre une couche intermédiaire (1030). Cette couche intermédiaire (1030) recouvre une couche semi-conductrice (1040) de silicium monocristallin. Au cours du processus de fabrication, la couche de silicium peut être amincie à l'aide de procédés appropriés, ou entièrement supprimée par gravure chimique. Lorsque le silicium est supprimé par gravure, la couche intermédiaire devient une couche d'arrêt de gravure permettant de protéger les dispositifs de la couche semi-conductrice composée.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)