WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002003310) MIXED SIGNAL SIMULATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/003310    International Application No.:    PCT/US2001/021278
Publication Date: 10.01.2002 International Filing Date: 05.07.2001
Chapter 2 Demand Filed:    29.01.2002    
IPC:
G06F 17/50 (2006.01)
Applicants: MEYER, Steven, J. [US/US]; (US)
Inventors: MEYER, Steven, J.; (US)
Agent: BAXTER, Kimberly, K.; Patterson, Thuente, Skaar & Christensen, P.A. 4800 IDS Center 80 South Eighth Street Minneapolis, MN 55402-2100 (US)
Priority Data:
60/216,065 05.07.2000 US
Title (EN) MIXED SIGNAL SIMULATION
(FR) SIMULATION DE SIGNAL MIXTE
Abstract: front page image
(EN)A system and method for analog and digital mixed mode simulation. The system and method simulates analog mixed signal (AMS) (300) systems coded in one or a plurality of hardware description languages (HDLs) so that described digital subsystem, analog circuits, and mixed signal interface components. It implements and simulates (AMS) circuits using any standardized and specialized type of application programming interface (API) called a HDL programming language interface (PLIs 305). In it preferred embodiment, the system and method simulates systems coded in the popular verilog-AMS HDL and legacy spice HDLs. Utilization of the PLI allows for a much simplified and improved AMS simulation because the mixed mode engine implemented using the PL1 invokes any commonly available digital simulators for the digital engine(s) and any commonly available analog solvers for the analog engine(s). The system and method combines the accuracy of single kernel AMS simulation with the ease of construction and flexibility data exchange AMS simulation.
(FR)L'invention concerne un système et un procédé de simulation de modes mixtes numérique et analogique. Le système et le procédé simulent des systèmes de signal mixte analogique (AMS) (300) codés dans un ou plusieurs langages de description de matériel (HDL) qui décrivent le sous-système numérique, des circuits analogiques, et des composants d'interface de signal mixte. Ils permettent de mettre en oeuvre et de simuler des circuits (AMS) en utilisant tout type d'interface de programmation d'application (API) standardisé et spécialisé, appelé interface de langage de programmation d'HDL (PLI 305). Dans la réalisation préférée, le système et le procédé permettent de simuler des systèmes codés dans l'HDL populaire Verilog-AMS et les HDL patrimoniaux SPICE. L'utilisation de PLI permet une simulation AMS très simplifiée et bien améliorée en raison du moteur à mode mixte mis en oeuvre, utilisant le PL1, invoquant, pour le ou les moteurs numériques, tout simulateur numérique communément disponible et tout résolveur analogique communément disponible pour le ou les moteurs analogiques. Le système et le procédé combinent la précision d'un simulation AMS de noyau simple avec la facilité de construction et la flexibilité de simulation AMS d'échange de données.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)