WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2002001567) STRUCTURE AND PROCESS FOR VERTICAL TRANSISTOR TRENCH CAPACITOR DRAM CELL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2002/001567    International Application No.:    PCT/US2001/020221
Publication Date: 03.01.2002 International Filing Date: 25.06.2001
Chapter 2 Demand Filed:    22.01.2002    
IPC:
H01L 21/8242 (2006.01), H01L 27/108 (2006.01)
Applicants: INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street San Jose, CA 95112-4508 (US).
INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US)
Inventors: MANDELMAN, Jack, A.; (US).
DIVAKARUNI, Ramachandra; (US).
RADENS, Carl, J.; (US).
GRUENING, Ulrike; (DE)
Agent: BRADEN, Stanton, C.; Siemens Corporation - Intellectual Property Dept. 186 Wood Ave. South Iselin, NJ 08830 (US).
EPPING HERMANN & FISCHER; Postfach 12 10 26 D-80034 München (DE)
Priority Data:
09/602,426 23.06.2000 US
Title (EN) STRUCTURE AND PROCESS FOR VERTICAL TRANSISTOR TRENCH CAPACITOR DRAM CELL
(FR) STRUCTURE ET PROCEDE DESTINES A UNE CELLULE DRAM COMPRENANT UN CONDENSATEUR PLACE DANS UNE TRANCHEE 6F2, UN MOSFET VERTICAL ET UN PAS DE LIGNE DE BIT 3F
Abstract: front page image
(EN)A memory cell structure including a planar semiconductor substrate. A deep trench (24, 26) is in the semiconductor substrate. The deep trench has a plurality of side walls and a bottom. A storage capacitor (34, 32, 22) is at the bottom of the deep trench. A vertical transistor extends down at least one side wall of the deep trench above the storage capacitor. The transistor has a source diffusion (48, 46) extending in the plane of the substrate adjacent the deep trench. An isolation (28) extends down at least one other side wall of the deep trench opposite the vertical transistor. Shallow trench isolation regions extend along a surface of the substrate in a direction transverse to the side wall where the vertical transistor extends. A gate conductor (40) extends within the deep trench. A wordline (52) extends over the deep trench and is connected to the gate conductor. A bitline (68) extends above the surface plane of the substrate and has a contact to the source diffusion between the shallow trench isolation regions.
(FR)L'invention concerne une structure de cellule mémoire comprenant un substrat semi-conducteur plan. Une tranchée profonde est pratiquée dans ce substrat, laquelle comprend plusieurs parois latérales et un fond, un condensateur de mémoire étant placé au niveau du fond de cette tranchée. Un transistor vertical s'étend vers le bas, au moins au niveau d'une paroi latérale de la tranchée, au-dessus du condensateur de mémoire, et il comprend une diffusion de source s'étendant dans le plan du substrat adjacent à la tranchée profonde. Une isolation s'étend vers le bas, au niveau d'au moins l'autre côté de la tranchée, à l'opposé du transistor vertical. Les régions d'isolation de tranchée peu profonde s'étendent le long d'une surface du substrat, dans un sens transversal par rapport à la paroi latérales au niveau de laquelle le transistor vertical s'étend. Un conducteur de grille s'étend dans la tranchée profonde, une ligne de mot s'étend au-dessus de la tranchée profonde et est connectée au conducteur de grille, et une ligne de bit s'étend au-dessus du plan de surface du substrat et possède un contact avec la diffusion source, entre les régions d'isolation de la tranchée peu profonde.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
Publication Language: English (EN)
Filing Language: English (EN)