WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001084344) ENHANCED MEMORY ALGORITHMIC PROCESSOR ARCHITECTURE FOR MULTIPROCESSOR COMPUTER SYSTEMS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/084344    International Application No.:    PCT/US2001/008323
Publication Date: 08.11.2001 International Filing Date: 16.03.2001
Chapter 2 Demand Filed:    23.10.2001    
IPC:
G06F 15/78 (2006.01)
Applicants: SRC COMPUTERS, INC. [US/US]; 4240 North Nevada Avenue Colorado Springs, CO 80907 (US)
Inventors: HUPPENTHAL, Jon, M.; (US).
LESKAR, Paul, A.; (US)
Agent: BURTON, Carol, W.; Hogan & Hartson LLP Suite 1500 1200 17th Street Denver, CO 80202 (US)
Priority Data:
09/563,561 03.05.2000 US
Title (EN) ENHANCED MEMORY ALGORITHMIC PROCESSOR ARCHITECTURE FOR MULTIPROCESSOR COMPUTER SYSTEMS
(FR) ARCHITECTURE DE PROCESSEUR ALGORITHMIQUE DE MEMOIRE AMELIOREE POUR SYSTEMES INFORMATIQUES MULTIPROCESSEUR
Abstract: front page image
(EN)An enhanced memory algorithmic processor ('MAP') architecture for multiprocessor computer systems comprises an assembly that may comprise, for example, field programmable gate arrays ('FPGAs') functioning as the memory algorithmic processors. The MAP elements (112) may further include an operand storage (246), intelligent address generation, on board function libraries, result storage and multiple input/output ('I/O') ports (24). The MAP elements are intended to augment, not necessarily replace, the high performance microprocessors in the system and, in a particular embodiment of the present ivnention, they may be connected through the memory subsystem of the computer system resulting in it being very tightly coupled to the system as well as being globally accessible from any processor (232) in a multiprocessor computer system.
(FR)L'invention concerne une architecture de processeur algorithmique de mémoire (MAP) améliorée pour des systèmes informatiques multiprocesseur, comprenant un ensemble pouvant comprendre, par exemple, des prédiffusés programmables (FPGA) fonctionnant comme les processeurs algorithmiques de mémoire. Les éléments de MAP (112) peuvent également comprendre une mémoire d'opérandes (246), une génération d'adresses intelligente, des bibliothèques de fonctions embarquées, une mémoire de résultats, et plusieurs ports d'entrée/sortie (E/S) (24). Les éléments de MAP sont supposés augmenter, mais pas nécessairement remplacer, les microprocesseurs du système à performance élevée. En conséquence, selon un mode de réalisation particulier de l'invention, ils peuvent être connectés par l'intermédiaire d'un sous-système du système informatique résultant par couplage étroit avec le système, et sont globalement accessibles à partir d'un processeur quelconque du système informatique multiprocesseur.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)