WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001039270) INTEGRATED LIMITER AND METHOD FOR PRODUCING AN INTEGRATED LIMITER
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/039270 International Application No.: PCT/DE2000/003967
Publication Date: 31.05.2001 International Filing Date: 13.11.2000
Chapter 2 Demand Filed: 26.06.2001
IPC:
H01L 27/06 (2006.01) ,H03G 11/02 (2006.01)
Applicants: BEHAMMER, Dag[DE/DE]; DE (UsOnly)
UNITED MONOLITHIC SEMICONDUCTORS GMBH[DE/DE]; Wilhelm-Runge-Strasse 11 89081 Ulm, DE (AllExceptUS)
Inventors: BEHAMMER, Dag; DE
Agent: WEBER, Gerhard; Postfach 2029 89010 Ulm, DE
Priority Data:
199 56 904.526.11.1999DE
Title (EN) INTEGRATED LIMITER AND METHOD FOR PRODUCING AN INTEGRATED LIMITER
(FR) LIMITEUR INTEGRE ET SON PROCEDE DE PRODUCTION
(DE) INTEGRIERTER LIMITER UND VERFAHREN ZUR HERSTELLUNG EINES INTEGRIERTEN LIMITERS
Abstract: front page image
(EN) The invention relates to a method for producing an integrated limiter. The integrated limiter with PIN diodes is composed of at least one PIN diode located on a first level on a highly conductive n+ substrate, at least one resistor is disposed on a second level, a contact metallization is made on a third level and the different levels are interconnected to an integrated limiter.
(FR) L'invention concerne un procédé de production d'un limiteur intégré. Le limiteur intégré, muni de diodes PIN, est caractérisé en ce qu'il présente la structure suivante : au moins une diode PIN est disposée sur un substrat hautement conducteur n+, dans un premier plan ; au moins une résistance est disposée dans un deuxième plan ; au moins un condensateur est disposé dans un troisième plan ; une métallisation de contact est effectuée sur le troisième plan, après quoi les différents plans sont interconnectés de manière à former un limiteur intégré.
(DE) Die Erfindung beinhaltet ein Verfahren zur Herstellung eines integrierten Limiters. Der integrierte Limiter mit PIN-Dioden hat folgenden Aufbau: Auf einem hochleitenden n+-Substrat ist in einer ersten Ebene zumindest eine PIN-Diode angeordnet, in einer zweiten Ebene ist zumindest ein Widerstand angeordnet, in einer dritten Ebene ist zumindest ein Kondensator angeordnet, auf die dritte Ebene folgt eine Anschlußmetallisierung und die Ebenen sind zu einem integrierten Limiter verschaltet.
Designated States: JP, US
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
Publication Language: German (DE)
Filing Language: German (DE)