WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001037432) ERROR CONTROL DEVICE AND METHOD USING CYCLIC CODE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/037432    International Application No.:    PCT/JP1999/006360
Publication Date: 25.05.2001 International Filing Date: 15.11.1999
IPC:
H03M 13/09 (2006.01), H03M 13/15 (2006.01), H03M 13/27 (2006.01), H03M 13/29 (2006.01), H03M 13/35 (2006.01), H04L 1/00 (2006.01)
Applicants: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 2-3, Marunouchi 2-chome Chiyoda-ku, Tokyo 100-8310 (JP) (For All Designated States Except US).
KODAMA, Yukio [JP/JP]; (JP) (For US Only).
KYOMOTO, Takeshi [JP/JP]; (JP) (For US Only)
Inventors: KODAMA, Yukio; (JP).
KYOMOTO, Takeshi; (JP)
Agent: FUKAMI, Hisao; Sumitomo Bank Minamimori-machi Building 1-29, Minamimori-machi 2-chome Kita-ku, Osaka-shi Osaka 530-0054 (JP)
Priority Data:
Title (EN) ERROR CONTROL DEVICE AND METHOD USING CYCLIC CODE
(FR) DISPOSITIF ET PROCEDE DE TRAITEMENT DES ERREURS, UTILISANT UN CODE CYCLIQUE
Abstract: front page image
(EN)An error control device including a de-interleaver (52) for de-interleaving data with a specified number of bits which has been coded by a preset cyclic code and is scheduled to be interleaved in a preset interleaving sequence, a first cyclic code inspection circuit (58) for performing a cyclic code inspection on the data with the specified number of bits using an inspection method in conformity with a cyclic code coding system on receiving an output from the de-interleaver (52), and a second cyclic code inspection circuit (60) for performing a cyclic code inspection on the data with the specified number of bits using an inspection method in conformity with a cyclic code coding system while canceling an interleaving effect by the de-interleaver concurrently with the cyclic code inspection by the first cyclic code inspection circuit and within a virtually identical time on receiving the output from the de-interleaver.
(FR)Cette invention se rapporte à un dispositif de traitement des erreurs, qui comprend un désentrelaceur (52) servant à désentrelacer les données ayant un nombre spécifié de bits qui ont été codées par un code cyclique prédéterminé et qui sont programmées pour être entrelacées selon une séquence d'entrelacement prédéterminée, un premier circuit d'inspection de code cyclique (58) servant à effectuer une opération d'inspection de code cyclique sur ces données ayant un nombre spécifié de bits, en utilisant un procédé d'inspection conforme à un système de codage de code cyclique lors de la réception d'un résultat de sortie fourni par le désentrelaceur (52), et un second circuit d'inspection de code cyclique (60) servant à effectuer une inspection de code cyclique sur ces données ayant un nombre spécifié de bits en utilisant un procédé d'inspection conforme à un système de codage de code cyclique, tout en effaçant l'effet d'entrelacement au moyen du désentrelaceur, simultanément à l'opération d'inspection de code cyclique effectuée par le premier circuit d'inspection de code cyclique et en un temps virtuellement identique lors de la réception du résultat de sortie fourni par le désentrelaceur.
Designated States: CN, JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)