WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001037325) A METHOD OF FORMING WIRES ON AN INTEGRATED CIRCUIT CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/037325    International Application No.:    PCT/US2000/031227
Publication Date: 25.05.2001 International Filing Date: 13.11.2000
Chapter 2 Demand Filed:    18.06.2001    
IPC:
H01L 21/311 (2006.01), H01L 21/768 (2006.01)
Applicants: INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street, San Jose, CA 95112-4508 (US).
INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US)
Inventors: CLEVENGER, Lawrence; (US).
COSTRINI, Greg; (US).
DOBUZINSKY, Dave; (US).
OTANI, Yoichi; (US).
RUPP, Thomas; (US).
SARDESAI, Viraj; (US)
Agent: BRADEN, Stanton C.; Siemens Corporation - Intellectual Property Dept., 186 Wood Ave. South, Iselin, NJ 08830 (US).
EPPING HERMANN & FISCHER; Postfach 12 10 26, D-80034 München (DE)
Priority Data:
09/442,956 18.11.1999 US
Title (EN) A METHOD OF FORMING WIRES ON AN INTEGRATED CIRCUIT CHIP
(FR) PROCEDE DE FORMATION DE FILS SUR UNE PUCE DE CIRCUIT INTEGRE
Abstract: front page image
(EN)A damascene method of forming conductive lines in an integrated circuit chip. Trenches are etched by a plasma formed by capacitively coupling a gas mixture at 500 to 3000watts under a pressure of 50 - 400mTorr. The gas mixture includes 2 - 30sccm of C4F8, 20 - 80sccm of CO, 2 - 30sccm of O2 and 50 - 400sccm of Ar. Gas flow can be adjusted to an optimum level, thereby achieving a high degree of uniformity. Wafers falling below a selected uniformity may be reworked. A damascene wiring layer formed in the trenches with an acceptable flow exhibit a high degree of sheet resistance uniformity and improved line to line shorts yield.
(FR)L'invention concerne un procédé de damasquinage de formation de lignes conductrices dans une puce de circuit intégré. Des tranchées sont gravées au plasma formé par couplage capacitif d'un mélange de gaz de 500 à 3000 watts sous une pression allant de 50 à 400m Torr. Le mélange de gaz comprend 2 à 30 sccm de C4F8, 20 à 80 sccm de CO, 2 à 30 sccm d'O2 et 50 à 400 sccm d'Ar. On peut ajuster le flux de gaz à un niveau optimal, ce qui permet d'obtenir un degré élevé d'uniformité. Des plaquettes se trouvant en-dessous d'une uniformité sélectionnée sont retravaillées. Une couche de connexions de damasquinage formée dans les tranchées avec un flux acceptable présente un degré élevé d'uniformité de résistance de feuilles et un rendement amélioré de courts-circuits de phase à phase.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)