Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001037284) MEMORY CELL
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/037284 International Application No.: PCT/US2000/029249
Publication Date: 25.05.2001 International Filing Date: 24.10.2000
Chapter 2 Demand Filed: 29.03.2001
IPC:
G11C 17/14 (2006.01) ,G11C 17/16 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
17
Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
14
in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
17
Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
14
in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
16
using electrically-fusible links
Applicants:
INFINEON TECHNOLOGIES NORTH AMERICA CORP. [US/US]; 1730 North First Street San Jose, CA 95112-4508, US
Inventors:
DANIEL, Gabriel; US
WEINFURTNER, Oliver; DE
Agent:
BRADEN, Stanton, C. ; Siemens Corporation Intellectual Property Dept. 186 Wood Avenue South Iselin, NJ 08830, US
WESTPHAL, MUSSGNUG & PARTNER; Waldstrasse 33 78078 VS-Villingen, DE
Priority Data:
09/422,98218.11.1999US
Title (EN) MEMORY CELL
(FR) CELLULE MEMOIRE
Abstract:
(EN) A circuit for storing a bit of data is provided, where the circuit includes a first fuse having a first end and a second end and a second fuse having a third end and a fourth end. The first end of the first fuse is connected to a logic 0 input and its second end is connected to a common output. The third end of the second fuse is connected to a logic 1 input and the fourth end is connected to the common output. To store the bit of data, one of the first and second fuses is selectively blown. Hence, two fuses can be used to store a bit of information.
(FR) L'invention concerne un circuit destiné au stockage d'un bit de données, lequel circuit comprend un premier fusible possédant une première et une deuxième extrémité, et un second fusible possédant une troisième et une quatrième extrémité. La première extrémité du premier fusible est connectée à une entrée à l'état logique 0, alors que sa deuxième extrémité est connectée à une sortie commune. La troisième extrémité du second fusible est connectée à une entrée à l'état logique 1 et la quatrième extrémité est connectée à une sortie commune. Pour mémoriser le bit de données, on provoque la fusion sélective du premier ou du second fusible. Par conséquent, il est possible d'utiliser deux fusibles pour mémoriser un bit d'information.
front page image
Designated States: JP, KR
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)