Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001035212) STORE BUFFER WHICH FORWARDS DATA BASED ON INDEX AND OPTIONAL WAY MATCH
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/035212 International Application No.: PCT/US2000/010961
Publication Date: 17.05.2001 International Filing Date: 20.04.2000
Chapter 2 Demand Filed: 06.06.2001
IPC:
G06F 9/38 (2006.01) ,G06F 9/45 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
38
Concurrent instruction execution, e.g. pipeline, look ahead
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
44
Arrangements for executing specific programmes
45
Compilation or interpretation of high level programme languages
Applicants:
ADVANCED MICRO DEVICES, INC. [US/US]; Mail Stop 68 One AMD Place Sunnyvale, CA 94088-3453, US
Inventors:
HUGHES, William, A.; US
Agent:
ZAHRT, William, D., II; Advanced Micro Devices, Inc. One AMD Place Mail Stop 68 Sunnyvale, CA 94088-3453, US
Brookes BATCHELLOR; Brookes Batchellor 102-108 Clerkenwell Road London EC1M 5SA United Kingdom, GB
Priority Data:
09/482,39912.01.2000US
60/164,52610.11.1999US
Title (EN) STORE BUFFER WHICH FORWARDS DATA BASED ON INDEX AND OPTIONAL WAY MATCH
(FR) MEMOIRE TAMPON DE STOCKAGE ENVOYANT DES DONNEES FONDEES SUR LA CONCORDANCE D'INDEX ET LA VOIE OPTIONNELLE
Abstract:
(EN) An apparatus includes a buffer configured to store information corresponding to store memory operations and circuitry to detect a load which hits one of the stores represented in the buffer. More particularly, the circuitry may compare the index portion of the load address to the index portions of the store addresses stored in the buffer. If the indexes match and both the load and the store are a hit in the data cache, then the load and store are accessing the same cache line. If one or more bytes within the cache line are updated by the store and read by the load, then the store data is forwarded for the load. In one embodiment, the circuitry speculatively forwards data if the load and store indexes match and the store is a hit in the data cache. Subsequently, when the load is determined to hit/miss in the cache, the forwarding is verified using the load's hit/miss indication. In set associative embodiments, the way in which the load hits is compared to the way in which the store hits to further verify the correctness of the forwarding.
(FR) L'invention concerne un appareil comprenant une mémoire tampon conçue pour stocker des informations à savoir, des opérations et des circuits de mémoire afin de détecter une charge arrivant sur une des mémoires représentées dans la mémoire tampon. Plus particulièrement, le circuit peut comparer la partie index des adresses chargées aux parties index des adresses de stockage stockées dans la mémoire tampon. Dans les index, la concordance ainsi que le chargement et la mémoire sont en accès dans le cache de données, puis le chargement et la mémoire accèdent à la même ligne de cache. Si un ou plusieurs octets de lignes de cache sont mis à jour par la mémoire et lus par le chargement, alors les données de stockage sont envoyées pour le chargement. Dans l'un des modes de réalisation, le circuit envoie de manière spéculative des données si le chargement et les index de stockage coïncident et que la mémoire est en accès dans le cache de données. Puis, lorsque le chargement est déterminé être ou non en accès dans le cache, l'envoi est vérifié au moyen des indications d'accès ou non au chargement. Dans certains modes de réalisation associés, la façon dont le chargement arrive est comparé à la façon dont la mémoire arrive pour ensuite vérifier l'exactitude de l'envoi.
front page image
Designated States: JP, KR
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)