WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001035201) OPTIMIZATION OF N-BASE TYPED ARITHMETIC EXPRESSIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/035201    International Application No.:    PCT/US2000/031029
Publication Date: 17.05.2001 International Filing Date: 10.11.2000
Chapter 2 Demand Filed:    12.06.2001    
IPC:
G06F 9/45 (2006.01)
Applicants: SUN MICROSYSTEMS, INC. [US/US]; 901 San Antonio Road, MS PAL01-521, Palo Alto, CA 94303-4900 (US)
Inventors: CHEN, Zhiqun; (US).
SCHWABE, Judy; (US)
Agent: RITCHIE, David, B.; D'Alessandro & Ritchie, P.O. Box 640640, San Jose, CA 95164-0640 (US)
Priority Data:
09/439,113 12.11.1999 US
Title (EN) OPTIMIZATION OF N-BASE TYPED ARITHMETIC EXPRESSIONS
(FR) OPTIMISATION D"EXPRESSIONS ARITHMETIQUES DE TYPE A BASE N
Abstract: front page image
(EN)A method for arithmetic expression optimization includes receiving a first instruction (80) defined for a first processor having a first base, the first instruction (80) including an operator and at least one operand, converting the first instruction (80) to a second instruction (88) optimized for a second processor having a second base when all operands do not carry potential overflow (82) or when the operator is insensitive to overflow, the second base being smaller than the first base, and converting to a wider base a third instruction (86) that is the source of the overflow when the at least one operand the potential for overflow and when the operator is sensitive to overflow. An apparatus for arithmetic expression optimization includes at least one memory having program instructions and at least one processor configured to use the program instructions to receive a first instruction (80) defined for a first processor having a first base, convert the first instruction to a second instruction (88) optimized for a second processor having a second base when every one of the at least one operand does not carry potential overflow (82) or when the operator is insensitive to overflow, the second base being smaller than the first base, and convert to a wider base a third instruction (86) that is the source of the overflow when the at least one operand the potential for overflow (84) and when the operator is sensitive to overflow.
(FR)L"invention concerne un procédé d"optimisation d"expression arithmétique consistant à recevoir une première instruction (80) définie pour un premier processeur ayant une première base, la première instruction (80) comportant un opérateur et au moins un opérande, à convertir la première instruction (80) en une deuxième instruction (88) optimisée pour un deuxième processeur ayant une deuxième base lorsque tous les opérandes ne portent pas de dépassement de capacité potentiel (82) ou lorsque l"opérateur n"est pas sensible au dépassement de capacité, la deuxième base étant inférieure à la première, et à convertir en une base plus grande une troisième instruction (86) étant la source du dépassement de capacité lorsque le ou les opérandes portent le potentiel de dépassement de capacité (84) et lorsque l"opérateur est sensible au dépassement de capacité. Un dispositif d"optimisation d"expression arithmétique est composé d"au moins une mémoire comportant des instructions de programme et d"au moins un processeur destiné à utiliser les instructions de programme afin de recevoir une première instruction (80) définie pour un premier processeur ayant une première base, de convertir la première instruction en une deuxième instruction (88) optimisée pour un deuxième processeur ayant une deuxième base lorsque tous les opérandes ne portent pas de dépassement de capacité potentiel (82) ou lorsque l"opérateur n"est pas sensible au dépassement de capacité, la deuxième base étant inférieure à la première, et de convertir en une base plus grande une troisième instruction (86) étant la source du dépassement de capacité lorsque le ou les opérandes portent le potentiel de dépassement de capacité (84) et lorsque l"opérateur est sensible au dépassement de capacité.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)