Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001033715) ON-CHIP DECOUPLING CAPACITOR SYSTEM WITH PARALLEL FUSE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/033715 International Application No.: PCT/US2000/026591
Publication Date: 10.05.2001 International Filing Date: 28.09.2000
IPC:
H01L 23/525 (2006.01) ,H01L 27/06 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
52
Arrangements for conducting electric current within the device in operation from one component to another
522
including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
525
with adaptable interconnections
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02
including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04
the substrate being a semiconductor body
06
including a plurality of individual components in a non-repetitive configuration
Applicants:
KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
PHILIPS SEMICONDUCTORS, INC. [US/US]; 811 East Arques Avenue Sunnyvale, CA 94088, US (MC)
Inventors:
LIN, Xi-Wei; US
Agent:
ANDERSON, Clifton, L.; Anderson Patents Suite 107 333 Cobalt Way Sunnyvale, CA 94086, US
Priority Data:
09/430,42029.10.1999US
Title (EN) ON-CHIP DECOUPLING CAPACITOR SYSTEM WITH PARALLEL FUSE
(FR) SYSTEME DE CONDENSATEUR DE DECOUPLAGE DE CLOISON, MONTE SUR LA PUCE ET COMPRENANT UN FUSIBLE MONTE EN PARALLELE
Abstract:
(EN) An on-chip decoupling capacitor system (DC1) for an integrated circuit comprises parallel capacitive and fusible paths between power and ground. The capacitive path (PC) includes a field-effect-transistor based capacitor (C1) and another 'capacitive-path' transistor (QC) in series with the capacitor. The fusible path (PF) includes an electromigratable fuse (F1) and a 'fusible-path' transistor (QF) in series with the fuse. The capacitive-path transistor, which is controlled by the voltage at a 'fusible-path' node (NF) between the fuse and the fusible-path transistor, is on during normal operation. The fusible-path transistor, which is controlled by the voltage at a 'capacitive-path' node (NC) between the capacitor and the capacitive-path transistor, is off during normal operation. During normal operation, the capacitor provides local voltage regulation by sinking charge during voltage surges and supply charge during voltage drops. In the event of the capacitor is shorted due to a dielectric breakdown, the series capacitive-path transistor serves as a current limiter. A rise in voltage at the capacitive-path node turns on the fusible-path transistor-urging current through the fuse. Electromigration causes the fuse to break. This drops the voltage at the fusible-path node so that the capacitive-path transistor is turned off. At this point, there is no current through either path and the decoupling capacitor system is functionally removed from the incorporating integrated circuit.
(FR) L'invention concerne un système de condensateur de découplage de cloison, monté sur la puce (DC1), destiné à un circuit intégré, et comprenant des trajets parallèles, capacitif et fusible, entre la puissance et la terre. Le trajet capacitif (PC) comprend un condensateur (C1) à base d'un transistor à effet de champ, ainsi qu'un autre transistor de trajet capacitif (QC), monté en série avec le condensateur. Le trajet fusible (PF) comprend un fusible d'électromigration (F1) ainsi qu'un transistor de trajet fusible (Qf) monté en série avec le fusible. Le transistor du trajet capacitif, commandé par la tension au niveau d'un noeud du trajet fusible (NF) situé entre le fusible et le transistor du trajet fusible, est à l'état activé pendant le fonctionnement normal du système. Le transistor du trajet fusible, commandé par la tension au niveau d'un noeud du trajet capacitif (NC) situé entre le condensateur et le transistor du trajet capacitif, est à l'état désactivé, pendant le fonctionnement normal du système. Pendant ce fonctionnement normal, le condensateur régule la tension locale en absorbant la charge lors de surtensions et en fournissant la charge lors de chutes de tension. Si le condensateur est court-circuité, par suite d'une panne du diélectrique, le transistor du trajet capacitif, monté en série, sert de limiteur de courant. Une élévation de la tension au niveau du noeud du trajet capacitif active le transistor du trajet fusible, provoquant l'acheminement du courant à travers le fusible. l'électromigration provoquant alors la rupture du fusible, ce qui résulte en une chute de tension au niveau du noeud du trajet fusible, de sorte que le transistor du trajet capacitif est désactivé. A ce stade, aucun courant ne traverse l'un ou l'autre des trajets, et le système de condensateur de découplage est enlevé de manière fonctionnelle, à partir du circuit intégré d'incorporation.
front page image
Designated States: CN, JP, KR
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)