WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001031351) HIGHLY CONFIGURABLE CAPACITIVE TRANSDUCER INTERFACE CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/031351    International Application No.:    PCT/US2000/041207
Publication Date: 03.05.2001 International Filing Date: 16.10.2000
Chapter 2 Demand Filed:    15.05.2001    
IPC:
G01R 19/25 (2006.01), G01R 27/26 (2006.01)
Applicants: MICROSENSORS, INC. [US/US]; c/o John Murray, 3001 Redhill Ave., Suite 104, Costa Mesa, CA 92626 (US) (For All Designated States Except US).
HSU, Ying [US/US]; (US) (For US Only).
SAUNDERS, Christ [US/US]; (US) (For US Only).
SU, Kirk [US/US]; (US) (For US Only)
Inventors: HSU, Ying; (US).
SAUNDERS, Christ; (US).
SU, Kirk; (US)
Agent: ANDRAS, Joseph; Myers, Dawes & Andras LLP, 19900 MacArthur Blvd., Suite 1150,, Irvine, CA 92612 (US)
Priority Data:
60/159,832 15.10.1999 US
Title (EN) HIGHLY CONFIGURABLE CAPACITIVE TRANSDUCER INTERFACE CIRCUIT
(FR) CIRCUIT D'INTERFACE DE TRANSDUCTEUR SERVANT A EVALUER UNE CAPACITE ET PRESENTANT DE NOMBREUSES POSSIBILITES DE CONFIGURATION
Abstract: front page image
(EN)A transducer interface circuit (10) for use with a capacitive sensor (20). The interface circuit (10), provided on application specific IC, includes numerous trims and adjustments that permit it to operate with a differential, balanced-pair sensors (20A) or a singled-ended sensor (20B). In particular, the circuit (10) provides a capacitive adjustment section (100) and a capacitive trans-impedance amplifier section (200) that are configured with capacitor adjustment controls (110) and gain adjustment controls (210) that, along with other controls, are provided as control registers. The capacitive trans-impedance amplifier section (300) periodically reverses the voltages across the sensor (20), and the capacitive adjustment section (200), after blanking a feedback capacitance (CF) that is used to integrate excess charge caused by a difference in capacitance. A low pass filter section (300) provides bandwidth adjustment without requiring any external components. An output buffer section (400) includes further trim controls for gain and offset, is also governed by an offset selection bit SOFF that adjusts the output range to be optimally suited for the balanced-pair sensors (20A) or a singled-ended sensor (20B).
(FR)Circuit d'interface de transducteur (10) conçu pour être mis en application avec un détecteur de capacité (20). Ce circuit d'interface (10), situé sur un circuit intégré spécifique à l'invention, comprend de nombreuses possibilités de réglage lui permettant de fonctionner avec des détecteurs différentiels équilibrés par paire (20A) ou un détecteur à extrémité unique (20B). Ce circuit (10), en particulier, comporte une section de réglage capacitif (100) et une section d'amplification de transimpédance capacitive (200) présentant des configurations de commandes de réglage de condensateur (110) et de commandes de réglage d'amplification (210) qui, avec d'autres commandes, se présentent sous la forme de registres de commandes. La section d'amplification de transimpédance capacitive (300) inverse périodiquement les tensions au détecteur (20) et la section de réglage capacitive (200), après avoir annulé une capacitance de rétroaction (CF) utilisée pour intégrer l'excès de charge provoqué par une différence de capacitance. Une section filtre passe-bas (300) effectue le réglage de la largeur de bande sans utiliser de composants extérieurs. Une section tampon de sortie (400) comprend d'autres commandes de réglage d'amplification et de décalage et est également commandée par un bit de sélection de décalage SOFF réglant la plage de sortie afin qu'elle soit adaptée de façon optimale aux détecteurs à paire équilibrée (20A) ou au détecteur à extrémité unique (20B).
Designated States: JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)