WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001029843) METHOD FOR IDENTIFYING AN INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/029843    International Application No.:    PCT/DE2000/003513
Publication Date: 26.04.2001 International Filing Date: 04.10.2000
Chapter 2 Demand Filed:    17.05.2001    
IPC:
G11C 5/00 (2006.01), G11C 16/20 (2006.01), G11C 29/44 (2006.01), H01L 23/544 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
HARTMANN, Ralf [DE/DE]; (DE) (For US Only)
Inventors: HARTMANN, Ralf; (DE)
Agent: LAMBSDORFF, Matthias; Dingolfinger Strasse 6, 81673 München (DE)
Priority Data:
199 51 048.2 22.10.1999 DE
Title (DE) VERFAHREN ZUR IDENTIFIZIERUNG EINER INTEGRIERTEN SCHALTUNG
(EN) METHOD FOR IDENTIFYING AN INTEGRATED CIRCUIT
(FR) PROCEDE D'IDENTIFICATION D'UN CIRCUIT INTEGRE
Abstract: front page image
(DE)Verfahren zur Identifizierung einer integrierten Schaltung mit einem aus einer Vielzahl von Speicherzellen bestehenden Speicher (1), der ein herstellungsbedingtes, aus fehlerhaften Speicherzellen (7, 8, 9) bestehendes Speicherzellen-Fehlermuster aufweist, bei dem eine Schaltungsidentifizierungsnummer zur Identifizierung der integrierten Schaltung in Abhängigkeit von dem Speicherzellen-Fehlermuster erzeugt wird.
(EN)The invention relates to a method for identifying an integrated circuit which comprises a memory (1) that consists of a plurality of memory cells. Said memory is characterized by a pattern of production-related defective memory cells that consists of defective memory cells (7, 8, 9) and that generates a circuit identification number that allows identification of the integrated circuit by means of the pattern of the defective memory cells.
(FR)La présente invention concerne un procédé d'identification d'un circuit intégré, comprenant une mémoire (1) constituée d'une pluralité de cellules mémoire, ladite mémoire présentant un modèle de défauts de cellule mémoire conditionné par la fabrication, constitué de cellules mémoire défectueuses (7, 8, 9). Ledit modèle permet de produire un numéro d'identification de circuit servant à identifier le circuit intégré en fonction du modèle de défauts de cellule mémoire.
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)