WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001029669) COMMUNICATION ERROR REPORTING MECHANISM IN A MULTIPROCESSING COMPUTER SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/029669    International Application No.:    PCT/US2000/028266
Publication Date: 26.04.2001 International Filing Date: 11.10.2000
Chapter 2 Demand Filed:    10.05.2001    
IPC:
G06F 11/07 (2006.01)
Applicants: SUN MICROSYSTEMS, INC. [US/US]; 901 San Antonio Road, Palo Alto, CA 94303 (US)
Inventors: JACKSON, Christopher, J.; (US).
HAGERSTEN, Erik, E.; (SE)
Agent: KIVLIN, B., NOEL; Conley, Rose & Tayon, P. C., P.O. Box 398, Austin, TX 78767-0398 (US).
HARRIS, Ian, Richard; D Young & Co, Briton House, Briton Street, Southampton SO14 3EB (GB)
Priority Data:
09/419,823 15.10.1999 US
Title (EN) COMMUNICATION ERROR REPORTING MECHANISM IN A MULTIPROCESSING COMPUTER SYSTEM
(FR) MECANISME DE REPORT D'ERREURS DANS UN SYSTEME INFORMATIQUE MULTITRAITEMENT
Abstract: front page image
(EN)A multiprocessing computer system includes a plurality of processing nodes, each having one or more processors (16), a memory (18), and a system interface (24). The plurality of processing nodes may be interconnected through a global interconnect network (52) which supports cluster communications. The system interface (24) of an initiating node may launch a request to a remote node's memory or I/O. The computer system implements an error communication reporting mechanism wherein errors associated with remote transactions may be reported back to a particular processor (16) which initiated the transaction. Each processor (16) includes an error status register (66) that is large enough to hold a transaction error code. The protocol associated with a local bus (20) of each node (i.e., a bus interconnecting the processors of a node to the node's system interface) includes acknowledgement messages for transactions when they have completed. In the event a transaction which is transmitted by a system interface (24) upon the global interconnect network (52) on behalf of a particular processor (16) incurs an error, the system interface (24) sets an error flag in the acknowledgement message and provides an associated error code. If the acknowledgement message denotes an error, the error code is written into the processor's error status register (66) for later retrieval by software. In various embodiments, a system interface (24) may acknowledge a transaction to a given processor (16) early (even if that transaction has not completed globally) if a subsequent transaction from the same processor is pending in the interface.
(FR)Un système informatique multitraitement comprend plusieurs noeuds de traitement, chacun possédant au moins un processeur (16), une mémoire (18) et une interface de système (24). La pluralité des noeuds de traitement peut être interconnectée par un réseau d'interconnexion global (52) qui soutient des communications en grappe. L'interface du système (24) d'un noeud d'initiation peut lancer une demande à une mémoire de noeuds à distance ou à une entrée/sortie. Le système informatique met en oeuvre un mécanisme de rapport de communication d'erreurs, dans lequel lesdites erreurs liées aux transactions à distance peuvent être signalées en retour à un processeur particulier (16) qui a initié la transaction. Chaque processeur (16) comprend un registre de statut d'erreurs (66) qui est assez large pour contenir un code d'erreur de transaction. Le protocole lié au bus local (20) de chaque noeud (par exemple, un bus interconnectant les processeurs d'un noeud à l'interface du système de noeuds) contient des messages de reconnaissance pour des transactions lorsqu'elles ont été effectuées. Si dans le cas d'une transaction qui est transmise de la part d'un processeur particulier (16) par le biais d'une interface (24) du système sur le réseau d'interconnexion global (52), une erreur se produit, l'interface du système (24) établit un signal d'erreur dans le message de reconnaissance et génère un code d'erreur associé. Si le message de reconnaissance dénote une erreur, le code d'erreur est écrit dans le registre de statut d'erreur du processeur (66) en vue d'une extraction tardive par le logiciel. Dans divers modes de réalisation, une interface de système peut (24) vite reconnaître une transaction comme appartenant à un processeur donné (16) (même si la transaction n'est pas effectuée dans son ensemble) si une transaction subséquente provenant du même processeur est en attente dans l'interface.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)