WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001025976) FUNCTION BLOCK ARCHITECTURE FOR GATE ARRAY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/025976    International Application No.:    PCT/US2000/027655
Publication Date: 12.04.2001 International Filing Date: 06.10.2000
Chapter 2 Demand Filed:    02.05.2001    
IPC:
G06F 1/10 (2006.01), G06F 17/50 (2006.01)
Applicants: LIGHTSPEED SEMICONDUCTOR CORPORATION [US/US]; 1151 Sonora Court, Sunnyvale, CA 94086 (US)
Inventors: HOW, Dana; (US).
SRINIVASAN, Adi; (US).
EL GAMAL, Abbas; (US)
Agent: FLIESLER, Martin, C.; Fliesler, Dubb, Meyer & Lovejoy LLP, Four Embarcadero Center, Suite 400, San Francisco, CA 94111-4156 (US)
Priority Data:
09/414,697 07.10.1999 US
Title (EN) FUNCTION BLOCK ARCHITECTURE FOR GATE ARRAY
(FR) ARCHITECTURE DE BLOCS FONCTIONNES POUR MATRICE PREDIFFUSEE
Abstract: front page image
(EN)A gate array in accordance with the invention includes a matrix of function blocks capable of being configured to implement combinational, sequential, and memory modes of operation, as well as providing tri-state drivers and buffers in useful numbers. The function block includes a logic circuit with a first bit storage unit, which is selectively configurable to behave as combinational logic or to store a first bit, and a second bit storage unit, which is also selectively configurable to behave as combinational logic or to store a second bit. The matrix of function blocks in accordance with the invention is also useful to properly distribute clocks throughout the gate array.
(FR)L'invention concerne une matrice prédiffusée comprenant une matrice de blocs fonctionnels pouvant être configurée pour un fonctionnement en mode combinatoire, séquentiel et mémoire, tout en offrant des pilotes et des mémoires-tampons à trois états en nombre suffisant. Le bloc fonctionnel comporte un circuit logique pourvu d'une unité de stockage de premier bit, que l'on peut sélectivement configurer pour qu'elle se comporte comme une logique combinatoire ou pour qu'elle enregistre un premier bit et pourvu d'une unité de stockage de second bit que l'on peut également configurer sélectivement pour qu'elle se comporte comme une logique combinatoire ou pour qu'elle enregistre un second bit. En outre, la matrice de blocs fonctionnels convient particulièrement pour distribuer correctement les signaux d'horloge à travers la matrices prédiffusée.
Designated States: JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)