WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001024272) FERROELECTRIC TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/024272    International Application No.:    PCT/DE2000/003209
Publication Date: 05.04.2001 International Filing Date: 15.09.2000
Chapter 2 Demand Filed:    18.04.2001    
IPC:
H01L 21/02 (2006.01), H01L 29/51 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, 81669 München (DE) (For All Designated States Except US).
HANEDER, Thomas, Peter [DE/DE]; (DE) (For US Only).
BACHHOFER, Harald [DE/DE]; (DE) (For US Only).
UNGER, Eugen [DE/DE]; (DE) (For US Only)
Inventors: HANEDER, Thomas, Peter; (DE).
BACHHOFER, Harald; (DE).
UNGER, Eugen; (DE)
Agent: EPPING HERMANN & FISCHER GBR; Postfach 12 10 26, 80034 München (DE)
Priority Data:
199 46 437.5 28.09.1999 DE
Title (DE) FERROELEKTRISCHER TRANSISTOR
(EN) FERROELECTRIC TRANSISTOR
(FR) TRANSISTOR FERROELECTRIQUE
Abstract: front page image
(DE)In einem ferroelektrischen Transistor, der in einem Halbleitersubstrat (11) zwei Source-/Drain-Gebiete (13) und einen dazwischen angeordneten Kanalbereich aufweist, ist an der Oberfläche des Kanalbereichs eine erste dielektrische Zwischenschicht (14) angeordnet, die Al¿2?O¿3? enthält. Oberhalb der ersten dielektrischen Zwischenschicht (14) sind eine ferroelektrische Schicht (15) und eine Gateelektrode (16) angeordnet. Durch die Verwendung von Al¿2?O¿3? in der ersten dielektrischen Zwischenschicht wird ein Tunneln von Kompensationsladungen aus dem Kanalbereich in die erste dielektrische Schicht (14) unterdrückt und die Zeit für die Datenhaltung dadurch verbessert.
(EN)The invention relates to a ferroelectric transistor comprising two source/drain regions (13) and a channel region arranged therebetween on a semiconductor substrate (11). A first dielectric intermediate layer (14) is located on the surface of the channel region and said layer contains Al¿2?O¿3?. A ferroelectric layer (15) and a gate electrode (16) are arranged above the first dielectric intermediate layer (14). A tunnel of compensatory charges from the channel region is suppressed in the first dielectric intermediate layer (14) by using Al¿2?O¿3? in the first dielectric intermediate layer, thereby improving the data retention time.
(FR)L'invention concerne un transistor ferroélectrique qui comporte deux zones source/drain (13) entre lesquelles est disposé une zone canal. Sur la surface de la zone canal est appliqué une première couche intermédiaire diélectrique (14) qui contient du Al¿2?O¿3?. Au-dessus de la première couche intermédiaire diélectrique (14) sont appliquées une couche ferroélectrique (15) et une électrode de grille (16). Grâce à l'utilisation de Al¿2?O¿3? dans la première couche intermédiaire diélectrique, un passage, par effet tunnel, de charges de compensation de la zone canal à la première couche diélectrique (14) est empêché et le temps de conservation des données est ainsi prolongé.
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)