WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001024030) SIGNAL PROCESSOR WITH FAST FIELD RECONFIGURABLE DATAPATH, DATA ADDRESS UNIT, AND PROGRAM SEQUENCER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/024030    International Application No.:    PCT/US2000/026308
Publication Date: 05.04.2001 International Filing Date: 25.09.2000
Chapter 2 Demand Filed:    19.03.2001    
IPC:
G06F 15/78 (2006.01)
Applicants: CONEXANT SYSTEMS, INC. [US/US]; 4311 Jamboree Road, Newport Beach, CA 92660-3095 (US)
Inventors: GAREY, Kenneth, E.; (US)
Agent: SHORT, Shayne, X.; Akin, Gump, Strauss, Hauer & Feld, LLP, Suite 1900, 816 Congress Avenue, Austin, TX 78701 (US)
Priority Data:
09/408,825 29.09.1999 US
Title (EN) SIGNAL PROCESSOR WITH FAST FIELD RECONFIGURABLE DATAPATH, DATA ADDRESS UNIT, AND PROGRAM SEQUENCER
(FR) PROCESSEUR DE SIGNAUX COMPORTANT UN CHEMIN DE DONNEES, UNE UNITE D'ADRESSE ET UN SEQUENCEUR DE PROGRAMME RECONFIGURABLES A CHAMP RAPIDE
Abstract: front page image
(EN)A signal processor that contains a programmable logic circuitry that is reconfigurable in response to various parameters including, but not limited to, characteristics of a plurality of input data that is provided to the signal processor. The signal processor contains, among other things, a programmable logic configuration circuitry that provides a logic configuration to the programmable logic circuitry. In certain embodiments of the invention, the signal processor employs a wide word width to program the programmable logic circuitry, the wideword width is operable to configure an entirety of the programmable logic circuitry. The programmable logic configuration circuitry further contains a default configuration circuitry and an adaptive configuration circuitry. The default configuration circuitry contains a defult logic configuration for the programmable logic circuitry. In other embodiments of the invention, the adaptive configuration circuitry generates an adaptive logic configuration for the programmable logic circuitry. The programmable logic circuitry is partitioned into a plurality of areas, each area within the plurality of areas is independently programmable.
(FR)La présente invention concerne un processeur de signaux contenant un circuit logique programmable pouvant être reconfiguré en réponse à divers paramètres y compris, de manière non exhaustive, les caractéristiques d'une pluralité de données d'entrée fournies au processeur de signaux. Le processeur de signaux contient, entre autres, un circuit de configuration de logique programmable qui assure la configuration logique du circuit logique programmable. Dans certains modes de réalisation, le processeur de signaux fait appel à une grande largeur de mot pour programmer le circuit logique programmable, la grande largeur de mot pouvant être utilisée pour configurer le circuit logique programmable dans son entièreté. Le circuit de configuration de logique programmable contient en outre un circuit de configuration par défaut et un circuit de configuration adaptatif. Le circuit de configuration par défaut contient une configuration logique par défaut destinée au circuit logique programmable. Dans d'autres modes de réalisation de l'invention, le circuit de configuration adaptatif génère une configuration logique adaptative destinée au circuit logique programmable. Le circuit logique programmable est divisé en une pluralité de zones, chaque zone de la pluralité de zones pouvant être programmée indépendamment des autres zones.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)