WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001006696) APPARATUS AND METHOD FOR SERVO-CONTROLLED SELF-CENTERING PHASE DETECTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/006696 International Application No.: PCT/US2000/018993
Publication Date: 25.01.2001 International Filing Date: 13.07.2000
Chapter 2 Demand Filed: 15.02.2001
IPC:
H03L 7/07 (2006.01) ,H03L 7/081 (2006.01) ,H03L 7/087 (2006.01) ,H03L 7/089 (2006.01) ,H04L 7/033 (2006.01)
Applicants: CONEXANT SYSTEMS, INC.[US/US]; 4311 Jamboree Road Newport Beach, CA 92660, US
Inventors: CHANG, Charles; US
ZHANG, Bo; US
LAO, Zhihao; US
BECCUE, Steven; US
PETERSON, Anders; US
Agent: RITTMASTER, Ted, R.; Foley & Lardner Suite 3500 2029 Century Park East Los Angeles, CA 90067-3021, US
Priority Data:
60/144,43216.07.1999US
Title (EN) APPARATUS AND METHOD FOR SERVO-CONTROLLED SELF-CENTERING PHASE DETECTOR
(FR) APPAREIL ET PROCEDE POUR DETECTEUR DE PHASE AUTOCENTRE COMMANDE PAR UN SERVOMECANISME
Abstract: front page image
(EN) Modern fiber optic networks typically transfer data using encoding in which the clock is transmitted along with the data, for example in NRZ format. In order to use the clock to process the data, the clock signal must be extracted from the data signal. Because the data and clock may travel through different circuit paths they may have different propagation delays and a phase offset between the clock and data may result. Data and clock phase offsets are more problematical as data transmission speed increases. Furthermore the data/phase offset is typically not constant and may change with a variety of variables. To compensate for the changing offset, one or more variable delays (1113) are inserted in the phase detector circuitry. The timing of the variable delay is controlled by a bang-bang phase detector (1105), such as an Alexander phase detector, which determines if the clock is leading, lagging, or in phase with the data. The delay control loops are low bandwidth, because the phase offset generally changes slowly, and because the loops should not respond to temporary upsets such as noise spikes. The delay control loops integrate the output of the bang-bang phase detector and use the output to control a decimated up down counter (1113), which is then further used to control one or more variable delays. The counter (1113) can be pre-loaded with a default start point, and the bandwidth of the loops can be dynamically adjusted by changing the decimation ratio and sample periods of the loop.
(FR) Les réseaux modernes à fibres optiques transfèrent typiquement des données au moyen d'un codage dans lequel l'horloge est envoyée en même temps que les données, par exemple le format sans retour à zéro (format NRZ). Afin que l'horloge puisse traiter les données, le signal d'horloge doit obligatoirement être extrait du signal de données. Etant donné que les données et l'horloge peuvent se déplacer sur des chemins de circuit différents, leur temps de propagation peut être différent et il peut en résulter un décalage de phase entre l'horloge et les données. Les décalages de phase entre les données et l'horloge sont plus problématiques lorsque la vitesse de transmission des données augmente. De plus, le décalage de phase/données est typiquement non constant et peut varier avec une diversité de variables. Pour compenser le décalage variable, un ou plusieurs retards (1113) variables est/sont introduit(s) dans le circuit du détecteur de phase. La durée du retard variable est commandée par un détecteur (1105) de phase à deux positions, tel qu'un détecteur de phase Alexander, qui détermine si l'horloge est en avance, en retard ou en phase avec les données. Les boucles de commande de retard sont à bande passante étroite parce que le décalage de phase change en général lentement et parce que les boucles ne doivent pas réagir à des perturbations temporaires telles que des pointes de bruit. Ces boucles de commande de retard intègrent la sortie du détecteur de phase à deux positions et utilisent la sortie pour commander un compteur (1113) régressif décimé qui est ensuite utilisé pour commander un ou plusieurs retards variables. Le compteur (1113) peut être chargé à l'avance avec un point de départ par défaut et la largeur de bande des boucles peut être dynamiquement ajustée, pour ce faire, il faut changer le rapport de décimation et les périodes d'échantillonnage de la boucle.
Designated States: JP
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)