WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001006639) DOUBLE-CLAMPED DELAY STAGE AND VOLTAGE CONTROLLED OSCILLATOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/006639    International Application No.:    PCT/US2000/018825
Publication Date: 25.01.2001 International Filing Date: 10.07.2000
Chapter 2 Demand Filed:    14.02.2001    
IPC:
H03K 3/0231 (2006.01), H03K 5/00 (2006.01), H03K 5/13 (2006.01)
Applicants: LSI LOGIC CORPORATION [US/US]; Patent Law Dept. M/S:D-106, 1551 McCarthy Boulevard, Milpitas, CA 95035 (US)
Inventors: SHENOY, Ravindra, U.; (US)
Agent: JAGGI, Sandeep; LSI Logic Corporation, Patent Law Dept., M/S: D-106, 1551 McCarthy Boulevard, Milpitas, CA 95035 (US)
Priority Data:
09/354,685 15.07.1999 US
Title (EN) DOUBLE-CLAMPED DELAY STAGE AND VOLTAGE CONTROLLED OSCILLATOR
(FR) ETAGE A RETARD A DOUBLE CALEUR ET OSCILLATEUR A TENSION VARIABLE
Abstract: front page image
(EN)Delay cell having a stable delay with a low voltage power supply, and a high power supply rejection ratio. A first (22) and second (32) input receiver on a first (14) and second (16) branch, respectively, receive an input to control a current on each branch. Each branch includes an output node (24, 34) capacitively coupled to a power supply (12). Each branch may include a current source (28, 38) and/or a lower limit clamp (30, 40) coupled between the output node and the power supply. First and second current diverters (44, 46) may also be coupled for diverting current away from the respective input receivers (22, 32). An upper limit clamp may also be coupled for maintaining the output below an upper limit. The clamp inputs (VSWL, VSWU) may be generated relative to the power supply. A tail current source (18) and upper current source (50) may also be respectively coupled.
(FR)L'invention concerne une cellule à retard stable, à alimentation basse tension, et possède un rapport de réjection d'alimentation élevé. Un premier (22) et un deuxième récepteur d'entrée respectivement sur une première (14) et une deuxième (16) branche, reçoivent une entrée destinée à réguler un courant sur chaque branche. Chaque branche comprend un noeud de sortie (24, 34) relié par couplage capacitif à une alimentation (12). Chaque branche peut comporter une source de courant (28, 38) et/ou un caleur de limite inférieure (30, 40) couplé entre le noeud de sortie et l'alimentation. Des premier et deuxième déviateurs de courant (44, 46) peuvent également être couplés pour la déviation du courant, de sorte qu'il s'éloigne des récepteurs d'entrée (22, 32) respectifs. Un caleur de limite supérieure peut également être couplé, de manière que la sortie soit maintenue au-dessous d'une limite supérieure. Les entrées de caleur (VSWL, VSWU) peuvent être générées par rapport à l'alimentation. Une source de courant de queue (18) et une source de courant (50) de caleur de limite supérieure peuvent également être couplées respectivement.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)