WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001006557) METHOD OF MAKING A CHARGE COMPENSATION SEMICONDUCTOR DEVICE USING NEUTRON TRANSMUTATION
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/006557 International Application No.: PCT/EP2000/006331
Publication Date: 25.01.2001 International Filing Date: 04.07.2000
IPC:
H01L 21/261 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/06 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V.[NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
Inventors: GROVER, Raymond, J.; NL
Agent: STEVENS, Brian, T.; Internationaal Octrooibureau B.V. Prof Holstlaan 6 NL-5656 AA Eindhoven, NL
Priority Data:
9916370.114.07.1999GB
Title (EN) METHOD OF MAKING A CHARGE COMPENSATION SEMICONDUCTOR DEVICE USING NEUTRON TRANSMUTATION
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR A COMPENSATION DE CHARGE, AU MOYEN D'UNE TRANSMUTATION DE NEUTRONS
Abstract: front page image
(EN) Semiconductor devices such as high voltage Mosfets are known comprising a multiple p-n junction RESURF semiconductor material (10) with altrnating p-type (11) and n-type (12) regions that provides a voltage-sustaining space-charge zone when depleted from a blocking junction (40). The invention provides a low-cost yet reliable method of manufacturing such as material (10) wherein a p-type silicon body (100) having an acceptor doping concentration (Na) for the p-type regions (11) of the material is subjected to irradiation with collimated beams (152) of thermal neutrons (150) at window areas (52) in a mask (50) so as to form the n-type regions (12) by transmutation of silicon atoms into phosphorus. A well-defined and controllable phosphorus doping concentration to balance the low acceptor concentration of the p-type regions (11) is achievable in this manner, even when the acceptor concentration is of boron. The silicon body (10) so formed is sliced and/or polished transverse (110) to the p-n junctions (21) so as to form a wafer for device manufacture.
(FR) L'invention concerne des dispositifs à semi-conducteur, tels que des transistor MOS à grilles multiples (MOSFET) qui comprennent un matériau semi-conducteur (10) RESURF à jonction P-N, à régions de type P (11) et de type N (12) alternées, lequel matériau constitue une zone de charge d'espace et de maintien de tension, lorsqu'il est appauvri à partir d'une jonction de blocage (40). L'invention concerne un mode de fabrication, bon marché et cependant fiable, d'un tel matériau (10), dans lequel on soumet à un rayonnement un corps de silicium de type P (100) comprenant une concentration de dopage d'accepteurs (Na) destinés aux régions de type P (11) du matériau, au moyen de faisceaux collimatés (152) de neutrons thermiques (150), au niveau de zones perforées (52) d'un masque (50), de manière à former des régions de type N (12) par transmutation des atomes de silicium en phosphore. De cette manière, on peut obtenir une concentration de dopage de phosphore bien déterminée et régulée, afin d'équilibrer la faible concentration d'accepteurs des régions de type P (11), même lorsque cette concentration d'accepteurs est du bore. On découpe et/ou polit le corps de silicium (10) ainsi formé, de manière transversale (110) par rapport aux jonctions P-N (21), afin de former une plaquette destinée à la fabrication d'un dispositif.
Designated States: JP
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)