Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001006421) SOFTWARE TOOL TO ALLOW FILED PROGRAMMABLE SYSTEM LEVEL DEVICES
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/006421 International Application No.: PCT/US2000/014257
Publication Date: 25.01.2001 International Filing Date: 24.05.2000
Chapter 2 Demand Filed: 14.07.2000
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
ATMEL CORPORATION [US/US]; 2325 Orchard Parkway San Jose, CA 95131, US
Inventors:
MASON, Martin, Thomas; US
MCCONNELL, David, Andrew; US
DASARI, Ajithkumar, Venkata; US
Agent:
NEWMAN, David, B., Jr.; David Newman Chartered P.O. Box 2728 La Plata, MD 20646-2728, US
Priority Data:
09/354,95516.07.1999US
Title (EN) SOFTWARE TOOL TO ALLOW FILED PROGRAMMABLE SYSTEM LEVEL DEVICES
(FR) OUTIL LOGICIEL POUR DISPOSITIFS DE NIVEAU SYSTEME PROGRAMMABLE PAR L'UTILISATEUR
Abstract:
(EN) A method and system for co-verifying a hardware simulation of a field-programmable-system-level integrated circuit (FPSLIC) and a software simulation of the field-programmable-system level integrated circuit. An FPSLIC is simulated (42) in hardware, and a simulator-port layout (47) of the FPSLIC device is generated. In software, the method separately simulates, with an instruction-set simulator (54), the FPSLIC device and outputs register contents (61) from the instruction-set software. The contents from the simulator-port layout (47) are verified with the register contents (61). Additionally, the method may further include outputting peripheral contents (62) from the instruction-set simulator (54), and verifying contents (50) from the simulator-port layout (47) with the peripheral contents (62). UART contents (63) also may be outputted form the instruction-set simulator (54), and verified with contents from the simulator-port layout (47) with the UART contents (63).
(FR) La présente invention concerne un procédé et un système permettant de vérifier conjointement un circuit intégré de niveau système programmable par l'utilisateur (FPSLIC) et une simulation logicielle dudit circuit intégré de niveau système programmable par l'utilisateur. Un FPSLIC est simulé (42) dans un matériel et un plan de port de simulateur (47) du dispositif à FPSLIC est généré. Au niveau logiciel, le procédé consiste à simuler ledit dispositif à FPSLIC, de façon séparée, avec un simulateur de jeu d'instructions (54), et à extraire le contenu de registre (61) du logiciel de jeu d'instructions. Le contenu issu du plan de port de simulateur (47) est vérifié avec le contenu de registre (61). De plus, le procédé peut également consister à extraire le contenu de périphérique (62) du simulateur de jeu d'instructions (54), puis à vérifier le contenu (50) issu du plan de port de simulateur (47) avec le contenu de périphérique (62). Le contenu issu du circuit universel asynchrone d'émission et de réception (63) peut également être extrait du simulateur de jeu d'instructions (54), puis être vérifié avec le contenu issu du plan de port de simulateur (47).
front page image
Designated States: AM, AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LT, LU, LV, MD, MG, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TT, UA, UG, UZ, VN
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)