WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001006363) A METHOD FOR IMPROVING INTERRUPT RESPONSE TIME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/006363    International Application No.:    PCT/US2000/019083
Publication Date: 25.01.2001 International Filing Date: 13.07.2000
Chapter 2 Demand Filed:    15.02.2001    
IPC:
G06F 9/48 (2006.01), G06F 13/24 (2006.01)
Applicants: 3COM CORPORATION [US/US]; 5400 Bayfront Plaza, Santa Clara, CA 95052 (US)
Inventors: PLATKO, John, J.; (US).
CHIEFFO, Paul; (US)
Agent: LEBOVICI, Victor, B.; Weingarten, Schurgin, Gagnebin & Hayes LLP, Ten Post Office Square, Boston, MA 02109 (US)
Priority Data:
60/143,872 15.07.1999 US
09/464,263 17.12.1999 US
Title (EN) A METHOD FOR IMPROVING INTERRUPT RESPONSE TIME
(FR) PROCEDE D'AMELIORATION DU TEMPS DE REPONSE A UNE INTERRUPTION
Abstract: front page image
(EN)A method and apparatus for rapidly detecting the source of an interrupt. A multi-bit interrupt state register (200) is provided which registers the occurrence of an interrupt in response to an interrupt event. The outputs of the interrupt state register (200) are coupled to an interrupt vector register (202) which is memory mapped and directly accessible to a processor (30) via load and store instructions. The interrupt vector register (202) is continuously updated to reflect the current state of the interrupt state register (200). The processor (30) may read the interrupt vector register (202) with low latency, store the contents of the interrupt vector register (202) in a general purpose register within the processor (30), and determine the source of interrupts via bit test instructions performed on the general purpose register. The bits of the interrupt state register (200) may be cleared by the processor (30).
(FR)L'invention concerne un procédé et un dispositif de détection rapide de la source d'une interruption. Un registre d'état d'interruptions multibit (200) enregistre la survenue d'une interruption en réponse à un événement d'interruption. Les sorties du registre d'état d'interruptions (200) sont couplées à un registre de vecteurs d'interruptions (202), à topographie mémoire, directement accessible par un processeur (30) par l'intermédiaire d'instructions de chargement et de stockage. Le registre de vecteurs d'interruptions (202) est mis à jour en continu, afin de refléter l'état courant du registre d'état d'interruptions (200). Le processeur (30) peut lire le registre de vecteurs d'interruptions (202) avec un faible temps de latence, stocker le contenu de ce registre (202), dans un registre général, dans le processeur (30), et déterminer la source d'interruptions par exécution, sur le registre général, d'instructions d'essai de bits. Les bits du registre d'état d'interruptions (200) peuvent être remis à zéro par le processeur (30).
Designated States: AU, CA, GB, JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)