WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001005087) CLASSIFICATION ENGINE IN A CRYPTOGRAPHY ACCELERATION CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/005087    International Application No.:    PCT/US2000/018617
Publication Date: 18.01.2001 International Filing Date: 07.07.2000
Chapter 2 Demand Filed:    07.02.2001    
IPC:
G06F 9/38 (2006.01), G06F 21/00 (2006.01)
Applicants: BROADCOM CORPORATION [US/US]; 16215 Alton Parkway, Irvine, CA 92618-3616 (US) (For All Designated States Except US).
KRISHNA, Suresh [US/US]; (US) (For US Only).
OWEN, Christopher [US/US]; (US) (For US Only).
LIN, Derrick [US/US]; (US) (For US Only).
TARDO, Joe [US/US]; (US) (For US Only).
LAW, Patrick [CN/US]; (US) (For US Only).
SMITH, Phillip [US/US]; (US) (For US Only)
Inventors: KRISHNA, Suresh; (US).
OWEN, Christopher; (US).
LIN, Derrick; (US).
TARDO, Joe; (US).
LAW, Patrick; (US).
SMITH, Phillip; (US)
Agent: AUSTIN, James, E.; Beyer Weaver & Thomas, LLP, P.O. Box 130, Mountain View, CA 94042-0130 (US).
WEAVER, Jeffrey K.; BEYER WEAVER & THOMAS,LLP, P.O.Box 130, Mountain View, California 94042-0130 (US)
Priority Data:
60/142,870 08.07.1999 US
60/159,011 12.10.1999 US
Title (EN) CLASSIFICATION ENGINE IN A CRYPTOGRAPHY ACCELERATION CHIP
(FR) MOTEUR DE CLASSIFICATION D'UNE PUCE D'ACCELERATEUR DE CRYPTOGRAPHIE
Abstract: front page image
(EN)Provided is an architecture for a cryptography accelerator chip that allows significant performance improvements over previous prior art designs. In various embodiments, the architecture enables parallel processing of packets through a plurality of cryptography engines and includes a classification engine configured to efficiently process encryption/decryption of data packets. Cryptography acceleration chips in accordance may be incorporated on network line cards or service modules and used in applications as diverse as connecting a single computer to a WAN, to large corporate networks, to networks servicing wide geographic areas (e.g., cities). The present invention provides improved performance over the prior art designs, with much reduced local memory requirements, in some cases requiring no additional external memory. In some embodiments, the present invention enables sustained full duplex Gigabit rate security processing of IPSec protocol data packets.
(FR)L'invention concerne une architecture pour puce d'accélérateur de cryptographie, qui permet d'obtenir d'importantes améliorations de performance par rapport aux systèmes actuels. Dans divers modes de réalisation, l'architecture permet un traitement parallèle de paquets mis en oeuvre par plusieurs moteurs de cryptographie et comprend un moteur de classification conçu pour traiter efficacement des paquets de données de chiffrement/déchiffrement. Des puces d'accélération de cryptographie conformes à l'invention peuvent être incorporées dans des cartes de lignes de réseau ou dans des modules de service, et utilisées dans des applications aussi diverses que la connexion d'un ordinateur à un WAN, à de grands réseaux d'entreprise, à des réseaux desservant des zones géographiques étendues (p. ex. des villes). La présente invention permet d'obtenir des performances accrues par rapport aux systèmes actuels, avec des besoins en mémoire locale très réduits, et dans certains cas ne nécessite pas de mémoire externe supplémentaire. Dans certains modes de réalisation, l'invention permet de mettre en oeuvre un traitement de sécurité à débit gigabit en duplex intégral prolongé de paquets de données de protocole IPSec.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)