Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001003286) METHOD FOR DESIGNING INTEGRATED AMPLIFIER CIRCUITS WITH REDUCED NOISE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/003286 International Application No.: PCT/DE2000/001757
Publication Date: 11.01.2001 International Filing Date: 30.05.2000
Chapter 2 Demand Filed: 24.10.2000
IPC:
H03F 1/26 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
F
AMPLIFIERS
1
Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
26
Modifications of amplifiers to reduce influence of noise generated by amplifying elements
Applicants:
CATALA, Stéphane [FR/DE]; DE (UsOnly)
INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53 D-81541 München, DE (AllExceptUS)
Inventors:
CATALA, Stéphane; DE
Agent:
EPPING - HERMANN & FISCHER; P.O. Box 12 10 26 80034 München, DE
Priority Data:
199 30 194.830.06.1999DE
Title (EN) METHOD FOR DESIGNING INTEGRATED AMPLIFIER CIRCUITS WITH REDUCED NOISE
(FR) PROCEDE DE CONCEPTION DE MONTAGES AMPLIFICATEURS INTEGRES A FAIBLE BRUIT
(DE) VERFAHREN ZUM ENTWURF RAUSCHARMER INTEGRIERTER VERSTÄRKERSCHALTUNGEN
Abstract:
(EN) The invention relates to a method for designing integrated amplifier circuits with reduced noise, comprising an input stage, which has a bipolar transistor (T1) in an emitter circuit or a field effect transistor in a source circuit. The noise of the amplifier circuit (1) is adapted to the real part of a predetermined output impedance (ZA) of a transfer element (3) connected upstream of the amplifier circuit (1) by obtaining a noise factor (F(RG)) of the amplifier circuit that is dependent on a real generator resistance (RG) which is less than a predetermined noise factor (Fsoll) in a range in which the value of the real part of the predetermined output impedance (ZA) also lies. This is achieved through the appropriate selection of process parameters during the production of the integrated amplifier circuit (1) and/or the appropriate selection of geometry parameters (rb) of one or more of the integrated components and/or the dimensioning of the component variables of the integrated amplifier circuit (1). The necessary adaptation of power of the input impedance (ZE) of the amplifier circuit (1) to the predetermined output impedance (ZA) is carried out by selecting the effective load (ZL) on the collector of the transistor (T1) in such a way as to produce a complex voltage amplification, which generates an input impedance (ZE) that is equal to the conjugated complex output impedance (ZA), as a result of the Miller effect.
(FR) L'invention concerne un procédé de conception de montages amplificateurs intégrés à faible bruit comprenant un étage d'entrée qui présente un transistor bipolaire (T1) en montage en émetteur commun ou un transistor à effet de champ en montage à source commune. Ce procédé consiste à entreprendre une adaptation à bruit minimum du montage amplificateur (1) au niveau de la composante réelle d'une impédance de sortie prédéterminée (ZA) d'un organe de transmission (3) en amont du montage amplificateur (1) par les opérations suivantes : sélection appropriée de paramètres de processus lors de la production du montage amplificateur intégré (1) et/ou sélection appropriée de paramètres géométrie (rb) d'au moins un composant intégré et/ou dimensionnement des valeurs des composants du montage amplificateur intégré (1). On obtient ainsi que le coefficient de bruit (F(RG)) du montage amplificateur, coefficient fonction d'une résistance générateur réelle (RG), est inférieur à un coefficient de bruit prédéterminé (Fthéorique) quand il se situe dans une plage dans laquelle se trouve aussi la valeur de la composante réelle de l'impédance de sortie prédéterminée (ZA) . Pour adapter la puissance nécessaire d'impédance d'entrée (ZE) du montage amplificateur (1) à l'impédance de sortie prédéterminée (ZA), la charge (ZL) agissant sur le collecteur du transistor (T1) est sélectionnée de telle façon que l'on obtienne une amplification complexe de tension qui, en raison de l'effet de Miller, produit une impédance d'entrée (ZE) qui est égale à l'impédance de sortie (ZA) prédéterminée complexe conjuguée.
(DE) Die Erfindung betrifft ein Verfahren zum Entwurf rauscharmer integrierter Verstärkerschaltungen mit einer Eingangsstufe, die einen Bipolartransistor (T1) in Emitterschaltung oder einen Feldeffekttransistor in Sourceschaltung aufweist, bei dem eine Rauschanpassung der Verstärkerschaltung (1) an den Realteil einer vorgegebenen Ausgangsimpedanz (ZA) eines der Verstärkerschaltung (1) vorgeschalteten Übertragungsglieds (3) dadurch vorgenommen wird, dass durch die geeignete Wahl von Prozessparametern bei der Herstellung der integrierten Verstärkerschaltung (1) und/oder durch die geeignete Wahl von Geometrieparametern (rb) eines oder mehrerer der integrierten Bauelemente und/oder die Dimensionierung der Bauelementewerte der integrierten Verstärkerschaltung (1) die von einem reellen Generatorwiderstand (RG) abhängige Rauschzahl (F(RG)) der Verstärkerschaltung in einem solchen Bereich kleiner ist als eine vorgegebene Rauschzahl (Fsoll), in dem auch der Wert des Realteils der vorgegebenen Ausgangsimpedanz (ZA) liegt. Die erforderliche Leistungsanpassung der Eingangsimpedanz (ZE) der Verstärkerschaltung (1) an die vorgegebene Ausgangsimpedanz (ZA) wird dadurch vorgenommen, dass die am Kollektor des Transistors (T1) wirksame Last (ZL) so gewählt wird, dass sich eine komplexe Spannungsverstärkung ergibt, die infolge des Miller-Effekts eine Eingangsimpedanz (ZE) erzeugt, die gleich der konjugiert komplexen vorgegebenen Ausgangsimpedanz (ZA) ist.
front page image
Designated States: JP, KR, US
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: German (DE)
Filing Language: German (DE)