WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001003190) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/003190    International Application No.:    PCT/JP1999/003523
Publication Date: 11.01.2001 International Filing Date: 30.06.1999
Chapter 2 Demand Filed:    30.06.1999    
IPC:
G11C 11/405 (2006.01), H01L 27/108 (2006.01)
Applicants: HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome Chiyoda-ku Tokyo 101-8010 (JP) (AT, BE, CH, CN, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, KR, LU, MC, NL, PT, SE, SG only).
SYUKURI, Syoji [JP/JP]; (JP) (For US Only).
SAKATA, Takeshi [JP/JP]; (JP) (For US Only)
Inventors: SYUKURI, Syoji; (JP).
SAKATA, Takeshi; (JP)
Agent: TOKUWAKA, Kousei; 16-8, Inokashira 5-Chome Mitaka-Shi Tokyo 181-0001 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) CIRCUIT INTEGRE A SEMI-CONDUCTEURS
Abstract: front page image
(EN)At the intersections of bit lines and first and second word lines for reading and writing respectively, for a storage capacitor for storing information charge, a memory cell is provided, which comprises a read switching MOSFET having a gate connected to the first word line and source-drains one of which is connected to a storage node of the storage capacitor, a write switching MOSFET having a gate connected to the second word line and a source-drain path connected to the bit lines and the storage node of the storage capacitor, and an amplifying transistor having a collector formed in the semiconductor region where the read switching MOSFET is formed, a base which is the other source-drain of the read switching MOSFET, and an emitter formed in the base region and connected to the bit lines.
(FR)A l'intersection des canaux bits et des premiers et deuxièmes canaux mots d'un condensateur de stockage de charges d'information, servant respectivement à la lecture et à l'écriture, on dispose une cellule de mémoire comportant un MOSFET commutateur de lecture présentant une porte reliée au premier canal mot et aux sources-drains dont l'un est relié à un noeud de stockage du condensateur de stockage. Un MOSFET commutateur dont une porte est reliée au deuxième canal mot et une liaison source-drain reliée aux canaux mots et aux noeuds de stockage du condensateur de stockage, et un transistor amplificateur dont le collecteur est formé sur la zone semi-conductrice où est formé le MOSFET commutateur de lecture, une base constituant l'autre source-drain du MOSFET commutateur de lecture, et un émetteur formé dans la région de base et relié aux lignes de bits.
Designated States: CN, JP, KR, SG, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)