WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2001001496) METHOD FOR MAKING A SEMICONDUCTOR DEVICE COMPRISING A STACK ALTERNATELY CONSISTING OF SILICON LAYERS AND DIELECTRIC MATERIAL LAYERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2001/001496    International Application No.:    PCT/FR2000/001798
Publication Date: 04.01.2001 International Filing Date: 28.06.2000
Chapter 2 Demand Filed:    19.12.2000    
IPC:
H01L 21/336 (2006.01), H01L 21/762 (2006.01), H01L 21/764 (2006.01), H01L 29/786 (2006.01)
Applicants: FRANCE TELECOM [FR/FR]; 6, place d'Alleray, F-75015 Paris (FR) (For All Designated States Except US).
SKOTNICKI, Thomas [FR/FR]; (FR) (For US Only).
JURCZAK, Malgorzata [PL/FR]; (FR) (For US Only)
Inventors: SKOTNICKI, Thomas; (FR).
JURCZAK, Malgorzata; (FR)
Agent: BUREAU D.A. CASALONGA JOSSE; 8, avenue Percier, F-75008 Paris (FR)
Priority Data:
99/08249 28.06.1999 FR
Title (EN) METHOD FOR MAKING A SEMICONDUCTOR DEVICE COMPRISING A STACK ALTERNATELY CONSISTING OF SILICON LAYERS AND DIELECTRIC MATERIAL LAYERS
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR COMPRENANT UN EMPILEMENT FORME ALTERNATIVEMENT DE COUCHES DE SILICIUM ET DE COUCHES DE MATERIAU DIELECTRIQUE
Abstract: front page image
(EN)The invention concerns a method for making a semiconductor device consisting of a silicon substrate whereon is formed a stack of layers. The stack comprises at least first and second successive assemblies each consisting, relative to the substrate, a thin lower SiGe layer and a thin upper silicon layer. It consists in forming on the thin upper silicon layer of the second assembly a thin silicon dioxide layer (18) so that said layer maintains the layers of the stack in place, at least on the two opposite lateral sides of the stack; then successively etching laterally and selectively the SiGe layers to form tunnels which are filled with a dielectric substance.
(FR)L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur constitué d'un substrat de silicium sur lequel est formé un empilement de couches. L'empilement comprend au moins un premier et un second ensembles successifs, chacun constitué, en référence au substrat, d'une couche mince inférieure de SiGe et d'une couche mince supérieure de silicium. On forme sur la couche mince supérieure de silicium du second ensemble une mince couche de dioxyde de silicium (18) telle que cette couche assure un maintien des couches de l'empilement, au moins sur deux côtés latéraux opposés de l'empilement. On effectue ensuite successivement une gravure latérale sélective des couches SiGe pour former des tunnels que l'on remplit d'un matériau diélectrique.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)