Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001001236) A MULTILEVEL LOGIC FIELD PROGRAMMABLE DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/001236 International Application No.: PCT/US2000/017617
Publication Date: 04.01.2001 International Filing Date: 22.06.2000
Chapter 2 Demand Filed: 18.01.2001
IPC:
H03K 19/177 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
19
Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
02
using specified components
173
using elementary logic circuits as components
177
arranged in matrix form
Applicants:
ABBOTT, Curtis [US/US]; US (UsOnly)
PMC-SIERRA US, INC. [US/US]; 900 East Hamilton Avenue Campbell, CA 95008, US (AllExceptUS)
Inventors:
ABBOTT, Curtis; US
Agent:
DE VOS, Daniel, M. ; Blakely, Sokoloff, Taylor & Zafman LLP 7th Floor 12400 Wilshire Boulevard Los Angeles, CA 90025, US
Priority Data:
09/346,55630.06.1999US
Title (EN) A MULTILEVEL LOGIC FIELD PROGRAMMABLE DEVICE
(FR) DISPOSITIF A LOGIQUE MULTINIVEAU PROGRAMMABLE SUR SITE
Abstract:
(EN) A method and apparatus for providing a programmable logic datapath (114) that may be used in a field programmable device. According to one aspect of the invention, a programmable logic datapath (114) is provided that includes a plurality of logic elements to perform various (Boolean) logic operations. The programmable logic datapath (114) further includes circuitry to selectively route and select operand bits between the plurality of logic elements (operand bits is used hereinafter to refer to input bits, logic operation result bits, etc., that may be generated within the logic datapath). In one embodiment, by providing control bits concurrently with operand bits to routing and selection (e.g., multiplexing), the programmable logic datapath of the invention can provide dynamic programmability to perform a number of logic operations on inputs of various lengths on a cycle-by-cycle basis.
(FR) La présente invention concerne un procédé et un dispositif permettant de réaliser un chemin de données à logique programmable (114) convenant à un dispositif programmable sur site. Selon un aspect de l'invention, on dispose d'un chemin de données à logique programmable (114) comprenant une pluralité d'éléments logiques destinés à l'exécution de diverses opérations de logique booléenne. Ce chemin de données à logique programmable (114) comprend en outre des circuits logiques permettant l'acheminement sélectif et la sélection de bits d'opérante parmi une pluralité d'éléments logiques, les bits d'opérande étant compris ici essentiellement comme des bits d'entrée et des bits de résultats d'opération pouvant être produits à l'intérieur du chemin de données logique. Dans l'une des réalisations, la fourniture concurrente des bits de commande et des bits d'opérandes aux circuits logiques d'acheminement et de sélection, notamment de multiplexage, permet au chemin logique programmable de l'invention de réaliser une programmabilité dynamique autorisant l'exécution de plusieurs opérations logiques sur les entrées de différentes longueurs au cycle par cycle.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)