WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2001001228) SYSTEM LSI
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2001/001228 International Application No.: PCT/JP1999/003476
Publication Date: 04.01.2001 International Filing Date: 29.06.1999
Chapter 2 Demand Filed: 29.06.1999
IPC:
G06F 1/08 (2006.01) ,G06F 1/32 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
04
Generating or distributing clock signals or signals derived directly therefrom
08
Clock generators with changeable or programmable clock frequency
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
1
Details not covered by groups G06F3/-G06F13/82
26
Power supply means, e.g. regulation thereof
32
Means for saving power
Applicants: SHIMURA, Takanori[JP/JP]; JP (UsOnly)
KOMATSU, Keiko[JP/JP]; JP (UsOnly)
HITACHI, LTD.[JP/JP]; 6, Kanda Surugadai 4-chome Chiyoda-ku Tokyo 101-8010, JP (AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, CA, CF, CG, CH, CI, CM, CN, CU, CY, CZ, DE, DK, EE, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MC, MD, MG, MK, ML, MN, MR, MW, MX, NE, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW)
Inventors: SHIMURA, Takanori; JP
KOMATSU, Keiko; JP
Agent: TAKAHASHI, Akio; Nitto International Patent Office Yusenkayabacho Building 9-8, Nihonbashi-kayabacho 2-chome Chuo-ku Tokyo 103-0025, JP
Priority Data:
Title (EN) SYSTEM LSI
(FR) SYSTEME LSI
Abstract:
(EN) A semiconductor device including a plurality of function units connected mutually by internal buses comprise operation mode output means provided in each of the function units and adapted to produce a request for a change from a mode of operation speed to another mode depending on data being processed; and power processing speed control means for controlling the clock frequency signal for each of the function units and the bus occupation time depending on the request for a change of operation mode so that the sum of the power consumption of the active ones of the function units may not exceed the maximum power consumption allocated to the semiconductor device. The semiconductor device can comprise a large number of function units without employing a package with high cooling efficiency or forced cooling.
(FR) Dans cette invention, un dispositif à semiconducteur comprenant une pluralité d'unités fonctionnelles connectées les unes aux autres par des bus internes comporte un organe de sortie de mode de fonctionnement fourni dans chaque unité fonctionnelle et conçu pour produire une demande de changement d'un mode de vitesse de fonctionnement à un autre mode, en fonction des données en cours de traitement; et un régulateur de vitesse de traitement électrique pour commander le signal de fréquence d'horloge pour chacune des unités fonctionnelles et le temps d'occupation bus, en fonction de la demande de changement de mode de fonctionnement, de sorte que la consommation électrique globale des unités de fonction actives ne dépasse pas la consommation électrique maximale attribuée au dispositif à semiconducteur. Le dispositif à semiconducteur peut comprendre un grand nombre d'unités fonctionnelles sans utiliser de boîtier à rendement de refroidissement ou à refroidissement forcé élevé.
front page image
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)