WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000062418) BIASING ARRANGEMENT FOR FIELD EFFECT TRANSISTORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/062418    International Application No.:    PCT/SE2000/000632
Publication Date: 19.10.2000 International Filing Date: 31.03.2000
Chapter 2 Demand Filed:    09.11.2000    
IPC:
H03F 1/30 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON (publ) [SE/SE]; S-126 25 Stockholm (SE)
Inventors: BRANDT, Per-Olof, Magnus; (SE)
Agent: BERG, S., A.; Albihns Patentbyrå Stockholm AB, P.O. Box 5581, S-114 85 Stockholm (SE)
Priority Data:
9901304-7 13.04.1999 SE
Title (EN) BIASING ARRANGEMENT FOR FIELD EFFECT TRANSISTORS
(FR) AGENCEMENT DE POLARISATION POUR TRANSISTORS A EFFET DE CHAMP
Abstract: front page image
(EN)A power amplifier is proposed for applications having a low single-ended supply voltage and a high required output power. The amplifier includes a FET (10) with its gate coupled to an input (Pin) and its drain coupled to an output (pin) via an impedance matching stage (60, 70). The transistor gate is biased by an impedance (30) and a source biasing element (90, 91) shunted by a bypass capacitor (80, 81) couples the source to ground. A common terminal (A) is provided between the transistor source and the impedance matching stage, and is connected to ground through the source biasing element. This has the effect of raising the impedance at the source perceived by the bypass capacitor. The peak currents passing through the source bypass capacitor element can thus be considerably reduced, specifically to a level which allows the capacitor to be of a more manageable size, and to be implemented on chip.
(FR)L'invention concerne un amplificateur de puissance destiné à des applications ayant une tension d'alimentation asymétrique basse et une puissance de sortie de consigne élevée. L'amplificateur comprend un transistor à effet de champ (FET) (10) dans lequel la porte est couplée à une entrée (Pin) et le drain est couplé à une sortie (Pin) via un étage d'adaptation d'impédance (60, 70). La porte du transistor est polarisée par une impédance (30) et un élément de polarisation (90, 91) de source, court-circuité par un condensateur de dérivation (80, 81), couple la source à la terre. Une borne commune (A), disposée entre la source du transistor et l'étage d'adaptation d'impédance, est connectée à la terre par l'intermédiaire de l'élément de polarisation de la source, ce qui a pour effet d'augmenter l'impédance à la source perçue par le condensateur. Cette configuration atténue considérablement les courants de crête traversant le condensateur de dérivation de la source; en particulier, le niveau auquel elle ramène lesdits courants permet de fabriquer un condensateur plus petit et plus maniable, que l'on peut monter sur une plaquette.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)