WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000060730) SYNCHRONOUS RECTIFIER AND METHOD OF OPERATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/060730    International Application No.:    PCT/US2000/007613
Publication Date: 12.10.2000 International Filing Date: 22.03.2000
Chapter 2 Demand Filed:    08.11.2000    
IPC:
H02M 3/158 (2006.01), H02M 3/335 (2006.01), H02M 7/217 (2006.01)
Applicants: SEMICONDUCTOR COMPONENTS INDUSTRIES, L.L.C. [US/US]; 5005 E. McDowell Road - A230, Phoenix, AZ 85008 (US)
Inventors: BALL, Alan, Richard; (US)
Agent: ATKINS, Robert, D.; Semiconductor Components Industries L.L.C., P.O.Box 62890-M/D A230, 5005 E. McDowell Road, Phoenix, AZ 85082-2890 (US)
Priority Data:
09/287,279 07.04.1999 US
Title (EN) SYNCHRONOUS RECTIFIER AND METHOD OF OPERATION
(FR) REDRESSEUR SYNCHRONE ET PROCEDE DE FONCTIONNEMENT
Abstract: front page image
(EN)A synchronous rectifier circuit (10) includes a polarity comparator (14) that generates a signal to a driver circuit (16) for controlling the voltage at the gate of a power MOSFET (60). The power MOSFET (60) is switched to operate in the conduction mode and short out a parasitic diode (62) when the diode is forward biased. The power MOSFET (60) is switched to operate in the nonconduction mode when the parasitic diode (62) is reverse biased. A bias supply circuit (12) uses a capacitor (70) to generate a regulated internal bias that provides power to the polarity comparator (14) and to the driver circuit (16). The internal bias allows the powerMOSFET (60) to provide a current conduction that is substantially isolated from the changes in voltage levels at the terminals (64, 66) of the synchronous recifier circuit (10).
(FR)L'invention concerne un circuit de redressement synchrone (10) comprenant un comparateur de polarité (14) qui génère un signal vers un circuit d'attaque (16) destiné à réguler la tension au niveau de la barrière d'un transistor à effet de champ à oxydes métalliques de courant (60). Ce dernier (60) est commuté pour fonctionner en mode de conduction et court-circuiter une diode parasite (62), lorsque la diode est polarisée en direct. Le transistor à effet de champ à oxydes métalliques de courant (60) est commuté pour fonctionner en mode de non conduction, lorsque la diode parasite (62) est polarisée en inverse. Un circuit d'alimentation polarisé (12) utilise un condensateur (70) pour générer une polarisation interne régulée, qui produit du courant au comparateur de polarité (14) et au circuit d'attaque (16). La polarisation interne permet au transistor à effet de champ à oxydes métalliques de courant (60) de fournir un courant de conduction qui est pratiquement isolé des changements de niveaux de tension aux terminaux (64, 66) du circuit de redressement synchrone (10).
Designated States: JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)