WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000060672) SEMICONDUCTOR DEVICE COMPRISING A NON-VOLATILE MEMORY CELL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/060672    International Application No.:    PCT/EP2000/002082
Publication Date: 12.10.2000 International Filing Date: 09.03.2000
IPC:
H01L 29/788 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventors: SCHRÖDER, Hans, U.; (NL)
Agent: HOUBIERS, Ernest, E., M., G.; Internationaal Octrooibureau B.V., Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
99201020.7 31.03.1999 EP
Title (EN) SEMICONDUCTOR DEVICE COMPRISING A NON-VOLATILE MEMORY CELL
(FR) DISPOSITIF SEMI-CONDUCTEUR COMPRENANT UNE CELLULE MEMOIRE NON VOLATILE
Abstract: front page image
(EN)In customary EPROM processes, where the control gate is formed by a conductive poly layer on top of the floating gate, two poly layers are provided. An EPROM cell in accordance with the invention comprises a control gate formed by a well (10) of the second conductivity type, provided in a surface region (2) of a first conductivity type. The floating gate (9) extends above the well and is operated from said well by a thin gate oxide (11). The well (10) is provided with a contact region (14) of the second conductivity type, which is self-aligned with respect to the floating gate. As a result, the EPROM process only requires a single poly layer. Due to the fact that the well forming the control gate can be provided before the deposition of the poly layer, the EPROM process is compatible with standard CMOS processes. In addition, since the well is free of regions of the first conductivity type, the device is free of latch-up.
(FR)Les processus EPROM classiques, où la porte de contrôle est constituée d'une couche poly conductrice située au-dessus de la grille flottante, comportent deux couches poly. Un cellule EPROM de l'invention comporte une porte de contrôle constituée d'un puits (10) possédant le second type de conductivité, situé dans une région de surface (2) du premier type de conductivité. La grille flottante (9) s'étend au-dessus du puits et elle est commandée à partir dudit puits par un oxyde de grille fin (11). Le puits (10) possède une région de contact (14) du second type de conductivité, autoalignée à la grille flottante. Ce processus EPROM nécessite par conséquent une seule couche poly. Etant donné que le puits constituant la porte de contrôle peut être réalisé avant le dépôt de la couche poly, ce processus EPROM est compatible avec les processus CMOS standards. En outre, le puits étant dépourvu de régions du premier type de conductivité, le dispositif ne présente pas de verrouillage.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)