WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000060661) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/060661    International Application No.:    PCT/JP1999/001731
Publication Date: 12.10.2000 International Filing Date: 01.04.1999
IPC:
H01L 21/8247 (2006.01), H01L 27/115 (2006.01)
Applicants: ASAHI KASEI MICROSYSTEMS CO., LTD. [JP/JP]; 24-10, Yoyogi 1-chome Shibuya-ku Tokyo 151-0053 (JP) (For All Designated States Except US).
NAITO, Fumio [JP/JP]; (JP) (For US Only).
IMAI, Hisaya [JP/JP]; (JP) (For US Only).
MOCHIZUKI, Hidenori [JP/JP]; (JP) (For US Only)
Inventors: NAITO, Fumio; (JP).
IMAI, Hisaya; (JP).
MOCHIZUKI, Hidenori; (JP)
Agent: TANI, Yoshikazu; 6-20, Akasaka 2-chome Minato-ku Tokyo 107-0052 (JP)
Priority Data:
Title (EN) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCEDE DE PRODUCTION D'UN DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)A method of manufacturing a semiconductor device provided with a nonvolatile memory transistor having a stacked gate structure made up of a floating gate and a control gate and a MOS transistor having a single gate structure, characterized by comprising forming a first insulating film to serve as a gate oxide film of a transistor on a semiconductor substrate, forming a first conductive layer on the first insulating layer, removing a region for isolation of the floating gate from the first conductive layer perpendicularly to the direction in which the control gate is to be extended and formed, forming a second insulating film on the first conductive layer, forming a second conductive layer on the second insulating film, patterning the second conductive layer so as to form the control gate, and patterning the first conductive layer so as to form the stacked gate structure and the single gate structure.
(FR)L'invention concerne un procédé de production d'un dispositif à semi-conducteur doté d'un transistor de mémoire rémanente présentant une structure de grille empilée constituée d'une grille flottante et d'une grille de commande ainsi que d'un transistor MOS présentant une structure de grille unique, caractérisé en ce qu'il consiste à former une première couche mince isolante destinée à servir de couche mince d'oxyde de grille d'un transistor sur un substrat à semi-conducteur, à former une première couche conductive sur la première couche isolante, à retirer une région destinée à l'isolation de la grille flottante par rapport à la première couche conductive perpendiculairement au sens dans lequel la grille de commande doit être étendue et formée, à former une seconde couche mince isolante sur la première couche conductive, à former une seconde couche conductive sur la seconde couche mince isolante, à tracer le motif de la seconde couche conductive de manière à former la grille de commande et à tracer le motif de la première couche conductive afin de former la structure de grille empilée ainsi que la structure de grille unique.
Designated States: DE, JP, KR, SG, US.
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)