WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000060606) FAILURE CAPTURE APPARATUS AND METHOD FOR AUTOMATIC TEST EQUIPMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/060606    International Application No.:    PCT/US2000/008497
Publication Date: 12.10.2000 International Filing Date: 30.03.2000
Chapter 2 Demand Filed:    20.10.2000    
IPC:
G01R 31/28 (2006.01), G06F 11/20 (2006.01), G11C 29/00 (2006.01)
Applicants: TERADYNE, INC. [US/US]; 321 Harrison Avenue, Boston, MA 02118 (US)
Inventors: AUGARTEN, Michael, H.; (US)
Agent: WALSH, Edmund, J.; Teradyne, Inc., 321 Harrison Avenue, Boston, MA 02118 (US)
Priority Data:
09/285,857 02.04.1999 US
Title (EN) FAILURE CAPTURE APPARATUS AND METHOD FOR AUTOMATIC TEST EQUIPMENT
(FR) APPAREIL DE CAPTURE DES PANNES ET PROCEDE D'UTILISATION D'EQUIPEMENT DE VERIFICATION AUTOMATIQUE
Abstract: front page image
(EN)A failure capture circuit for identifying failure location information from a memory-under-test (MUT) having a predetermined storage capacity is disclosed. The failure capture circuit includes failure detection circuitry adapted for coupling to the MUT and operative to apply test signals to the MUT and process output signals therefrom into failure information. The failure information is indicative of failed memory cell locations. A look-up table couples to the failure detection circuitry for storing the location information, thereby minimizing the size of the look-up table and the time to transfer failure data to a redundancy analyzer.
(FR)L'invention concerne un circuit de capture des pannes, destiné à identifier les données de localisation de panne, provenant d'une mémoire testée comportant une capacité de mémoire testée prédéterminée. Le circuit de capture des pannes comprend des circuits de détection des pannes, destinés à être couplés à la mémoire testée et servant à appliquer des signaux d'essais à la mémoire testée et à traiter des signaux de sortie de la mémoire en données relatives à la panne. Ces données indiquent des localisations défaillantes de cellules de mémoire. Une table de référence, qui se couple aux circuits de détection des pannes, sert à stocker les informations de localisation, réduisant ainsi la taille de la table de référence et le temps de transfert des données relatives à la panne à destination d'un analyseur de redondances.
Designated States: JP, KR, SG.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)