WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000060602) INTEGRATED FERROELECTRIC MEMORY WHOSE PLATE LINES ARE SELECTED BY A COLUMN DECODER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/060602    International Application No.:    PCT/DE2000/000997
Publication Date: 12.10.2000 International Filing Date: 03.04.2000
Chapter 2 Demand Filed:    02.08.2000    
IPC:
G11C 11/22 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, D-81541 München (DE) (For All Designated States Except US).
SCHLAGER, Tobias [AT/AT]; (AT) (For US Only).
HÖNIGSCHMID, Heinz [DE/DE]; (DE) (For US Only)
Inventors: SCHLAGER, Tobias; (AT).
HÖNIGSCHMID, Heinz; (DE)
Agent: MÜLLER & HOFFMANN; Innere Wiener Strasse 17, 81667 München (DE)
Priority Data:
199 15 081.8 01.04.1999 DE
Title (DE) INTEGRIERTER FERROELEKTRISCHER SPEICHER, DESSEN PLATTENLEITUNGEN VOM SPALTENDECODER SELEKTIERT WERDEN
(EN) INTEGRATED FERROELECTRIC MEMORY WHOSE PLATE LINES ARE SELECTED BY A COLUMN DECODER
(FR) MEMOIRE INTEGREE FERROELECTRIQUE DONT LES CONDUCTEURS PLATS SONT SELECTIONNES PAR UN DECODEUR DE COLONNES
Abstract: front page image
(DE)Der integrierte Speicher weist Plattenleitungen (PL) auf, die parallel zu den Bitleitungen (BL) angeordnet sind. Dabei ist jeweils eine der Plattenleitungen (PL) und wenigstens eine der Bitleitungen (PL) mit denselben Speicherzellen (MC) verbunden. Ein Spaltendecoder (CDEC) dient zur Auswahl einer der Plattenleitungen (PL) in Abhängigkeit einer anliegenden Spaltenadresse (CADR).
(EN)The invention relates to an integrated memory comprising plate lines (PL) which are arranged parallel to the bit lines (BL). In each case one of the plate lines (PL) and at least one of the bit lines (BL) are connected to the same memory cells (MC). A column decoder (CDEC) serves to select one of the plate lines (PL) in accordance with a corresponding column address (CADR).
(FR)Mémoire intégrée qui comporte des conducteurs plats (PL) disposés parallèlement à des lignes de bits (BL). Un des conducteurs plats (PL) et au moins une des lignes de bits (PL) sont reliés aux mêmes cellules (MC) de mémoire. Un décodeur de colonnes (CDEC) sert à la sélection de l'un des conducteurs plats (PL) en fonction d'une adresse de colonne adjacente (CADR).
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)