WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000058971) INTEGRATED MEMORY WITH MEMORY CELLS THAT ARE PROVIDED WITH RESPECTIVE FERROELECTRIC MEMORY TRANSISTORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/058971    International Application No.:    PCT/DE2000/000901
Publication Date: 05.10.2000 International Filing Date: 24.03.2000
Chapter 2 Demand Filed:    16.08.2000    
IPC:
G11C 11/22 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, D-81541 München (DE) (For All Designated States Except US).
HÖNIGSCHMID, Heinz [DE/DE]; (DE) (For US Only).
ULLMANN, Marc [DE/DE]; (DE) (For US Only)
Inventors: HÖNIGSCHMID, Heinz; (DE).
ULLMANN, Marc; (DE)
Common
Representative:
INFINEON TECHNOLOGIES AG; Müller & Hoffmann, Innere Wiener Strasse 17, D-81667 München (DE)
Priority Data:
199 13 571.1 25.03.1999 DE
Title (DE) INTEGRIERTER SPEICHER MIT SPEICHERZELLEN, DIE JE EINEN FERROELEKTRISCHEN SPEICHERTRANSISTOR AUFWEISEN
(EN) INTEGRATED MEMORY WITH MEMORY CELLS THAT ARE PROVIDED WITH RESPECTIVE FERROELECTRIC MEMORY TRANSISTORS
(FR) MEMOIRE INTEGREE AVEC CELLULES MEMOIRES PRESENTANT CHACUNE UN TRANSISTOR MEMOIRE FERROELECTRIQUE
Abstract: front page image
(DE)Die Speicherzellen des integrierten Speichers weisen je einen ferroelektrischen Speichertransistor (T) auf. Die Bitleitungen (BLi) und die Steuerleitungen (Ci) verlaufen senkrecht zu den Wortleitungen (WLi). Die steuerbare Strecke jedes Speichertransistors (T) verbindet eine der Bitleitungen (BLi) mit einer der Steuerleitungen (Ci). Die Steuerelektrode jedes Speichertransistors (T) ist mit einer der Wortleitungen (WLi) verbunden.
(EN)The memory cells of the inventive integrated memory are provided with respective ferroelectric memory transistors (T). The bit lines (BLi) and the control lines (Ci) extend vertically in relation to the word lines (WLi). The controllable path of every memory transistor (T) links one the of bit lines (BLi) with one of the control lines (Ci). The control electrode of every memory transistor (T) is linked with one of the word lines (WLi).
(FR)Les cellules mémoires de la mémoire intégrée de l'invention présentent chacune un transistor ferroélectrique (T). Les lignes de bits (BLi) et les lignes de commande (Ci) sillonnent perpendiculairement aux lignes de mots (WLi). Le chemin contrôlable de chacun des transistors mémoires (T) relie une ligne de bits (BLi) à une ligne de commande (Ci). L'électrode de commande de chacun des transistors mémoires (T) est reliée à une ligne de mots (WLi).
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)