WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000058847) SYSTEM BUS WITH SERIALLY CONNECTED PCI INTERFACES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/058847    International Application No.:    PCT/US2000/002804
Publication Date: 05.10.2000 International Filing Date: 04.02.2000
IPC:
G06F 13/38 (2006.01), G06F 13/40 (2006.01)
Applicants: KONINKLIJKJE PHILIPS ELECTRONICS N.V. [NL/NL]; Gronewoudseweg 1,, NL-5621 BA Eindhoven (NL)
Inventors: STORY, Franklin, H.; (US).
ROSE, Jerry, M.; (US).
SESSIONS, D., C.; (US).
AUVIL, Paul, R., III.; (US)
Priority Data:
09/277,569 26.03.1999 US
Title (EN) SYSTEM BUS WITH SERIALLY CONNECTED PCI INTERFACES
(FR) BUS DE SYSTEME
Abstract: front page image
(EN)A low pin count, moderate speed serial data bus that has a variable width for the transfer of data between devices of a computer system. The serial data bus can be selectively configured to be 1-bit, 4-bit, 8-bit or 16-bit wide. Data (including bus commands and addresses) carried by wider parallel buses are serialized into data blocks, which are then transferred by the serial data bus at a high speed. One feature of the present invention is that the pin count requirement for the present invention is low: only four control pins are required for controlling the data transfer mechanisms of the data bus. Another significant feature of the present invention is that the host and companion interfaces of the serial data bus can have non-matching widths. To allow for host and companion interfaces with non-matching widths, an initialization protocol is used to establish the effective width of the data bus at power-on reset.
(FR)L'invention porte sur un bus pour données sérielles à vitesse modérée et à faible nombre de broches et à largeur variable servant au transfert de données entre les différentes parties d'un ordinateur ledit bus peut être configuré pour une largeur de 1-bit, 4-bit, 8-bit ou 16-bit. Les données (dont les instructions de bus et les adresses) transportées par des bus parallèles plus larges sont sérialisées en blocs de données, puis transférées par le bus de données sérielles à haute vitesse. L'une des caractéristiques de l'invention réside dans le faible besoins en broches: seules 4 broches étant requises pour gérer les mécanismes de transfert du bus de données. Une autre caractéristique importante est que les interfaces hôte et compagnon du bus sériel peuvent avoir des largeurs ne correspondant pas. Pour permettre des interfaces hôte et compagnon se largeur différente, on utilise un protocole de lancement qui produit la largeur effective du bus de données lors de la remise à zéro consécutive mise sous tension.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)