Processing

Please wait...

Settings

Settings

1. WO2000039932 - SERIAL D/A CONVERTER

Publication Number WO/2000/039932
Publication Date 06.07.2000
International Application No. PCT/DK1999/000700
International Filing Date 14.12.1999
IPC
H03M 1/06 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
H03M 1/66 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING, DECODING OR CODE CONVERSION, IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
CPC
H03M 1/0673
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0634by averaging out the errors, e.g. using sliding scale
0656in the time domain, e.g. using intended jitter as a dither signal
066by continuously permuting the elements used, i.e. dynamic element matching
0673using random selection of the elements
H03M 1/0682
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0675using redundancy
0678using additional components or elements, e.g. dummy components
068the original and additional components or elements being complementary to each other, e.g. CMOS
0682using a differential network structure, i.e. symmetrical with respect to ground
H03M 1/667
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
667Recirculation type
Applicants
  • STEENSGAARD-MADSEN, Jesper [DK/US]; US
Inventors
  • STEENSGAARD-MADSEN, Jesper; US
Priority Data
60/112,50714.12.1998US
60/149,82919.08.1999US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) SERIAL D/A CONVERTER
(FR) CONVERTISSEUR NUMERIQUE/ANALOGIQUE EN SERIE
Abstract
(EN)
A digital-to-analog converter system (150) based on a symmetrical circuit (152) comprising matched capacitors (104, 106) for pseudo-passive, serial D/A conversion of a digital input signal x(n). Each bit x(n,k) of x(n) is converted by selecting one of the two in each capacitor pair (104, 106) as the driving one, and charging it to plus/minus the reference voltage according to the value of x(n,k). The other capacitor in each capacitor pair (104, 106) stores the previously generated voltage signal representing the bits of x(n) less significant than the bit x(n,k) being processed in the considered cycle k of the serial conversion process. After the driving capacitor has been charged according to x(n,k), the capacitors in each capacitor pair (104, 106) are connected in parallel. Voltage signals representing the bits of x(n) having significance of up to and including x(n,k) is thereby generated on the capacitors (104, 106). Because the circuit (152) is symmetrical, a selector signal t(n,k/i>) may designate arbitrarily which capacitor in each capacitor pair (104, 106) be the driving one, and which be the storing one. The selector signal t(n,k) may attain a new value for the processing of each bit x(n,k). The selector signal t(n,k) is generated such that the error signal induced by mismatch of the matched capacitor pairs (104, 106) will be noise-like and have a reduced power spectral density in the selected signal band. The selector signal t(n,k) is particularly simple to generate if each sample of the input signal x(n) is repeated twice, which it will be when using a popular type of interpolation filters. When each serial conversion cycle is completed, the generated voltage will represent x(n); only then, the capacitor pairs (104, 106) are connected to the driving opamps (118A, 118B).
(FR)
L'invention concerne un système (150) convertisseur numérique-analogique utilisant un circuit symétrique (152) comprenant des condensateurs mis en correspondance (104, 106) permettant la conversion numérique-analogique pseudo-passive et en série d'un signal d'entrée numérique x(n). Chaque bit x(n, k) de x(n) est transformé par la sélection d'un des condensateurs (104, 106) utilisé comme condensateur d'attaque et par la charge de ce dernier en plus/moins, tension de référence, selon la valeur de x(n, k). L'autre condensateur de la paire (104, 106) stocke le signal de tension généré représentant les bits de x(n) moins signifiant que le bit x(n, k) en cours de traitement dans le cycle considéré k du processus de conversion en série. Après la charge du condensateur principal selon x(n, k), les condensateurs de la paire (104, 106) sont montés en parallèle. Les signaux de tension représentant les bits de x(n) et comprenant x(n, k) sont générés sur les condensateurs (104, 106). En raison de la symétrie du circuit (152), un signal de sélection t(n, k) peut désigner arbitrairement un condensateur dans chaque paire (104, 106) comme étant celui d'attaque et l'autre comme étant celui de stockage. Le signal de sélection t(n, k) peut atteindre une nouvelle valeur pour le traitement de chaque bit x(n, k) et est généré de manière que le signal d'erreur induit par un manque de correspondance des paires de condensateurs mis en correspondance (104, 106) soit bruyant et présente une densité spectrale de puissance réduite dans la bande de signal sélectionnée. Le signal de sélection t(n, k) est particulièrement simple à générer si chaque échantillon du signal d'entrée x(n) est répété deux fois, ce qui est le cas lorsque des filtres d'interpolation de type populaire sont utilisés. Lorsque les cycles de conversion en série sont terminés, la tension générée représente x(n), ce n'est qu'à ce moment que les paires de condensateurs (104, 106) sont connectées aux OPAMP d'attaque (118A, 118B).
Also published as
US09609848
Latest bibliographic data on file with the International Bureau