(EN) A CDMA reverse link has a system for providing compensation for phase errors caused by clock jitter in a CDMA reverse link. After filtering, data spread by a pilot PN sequence is supplied to a shift register that produces several data samples for sequential cycles of an internal clock. A memory stores compensation factors representing the clock jitter, pre-calculated for each of the internal clock cycles. A counter counts the internal clock cycles to provide the memory with an address signal indicating a memory location that stores the compensation factor for a current internal clock cycle. Based on the data samples and the compensation factor, an interpolator performs an interpolation algorithm to determine an adjusted spread data value that compensates for phase errors caused by jitter in the internal clock.
(FR) Un circuit inversé AMCR est doté d'un système de correction d'erreurs de phase produites par des instabilités d'horloge dans ledit circuit. Après filtrage, les données étalées par une séquence de bruit pseudo-aléatoire pilote sont fournies à un registre à décalage qui produit plusieurs échantillons de données pour des cycles séquentiels d'une horloge interne. Une mémoire stocke des facteurs de correction représentant les instabilités d'horloge, calculés au préalable pour chaque cycle d'horloge interne. Un compteur compte les cycles d'horloge interne afin de pourvoir la mémoire d'un signal d'adresse indiquant l'emplacement de la mémoire stockant le facteur de correction pour un cycle d'horloge interne courant. Sur la base des échantillons de données et du facteur de correction, un interpolateur effectue un algorithme d'interpolation pour déterminer une valeur de donnée étalée qui permet de corriger des erreurs de phase produites par des instabilités dans l'horloge interne.
