An EEPROM cell is described that is programmed and erased by electron tunneling at separate regions, an edge of a tunneling drain and a sense transistor channel. The EEPROM cell has three transistors formed in a semiconductor substrate. The three transistors are a tunneling transistor (NMOS), a sense transistor (NMOS) and a read transistor (NMOS). Electron tunneling occurs to program the EEPROM cell through a sense tunnel oxide layer by electron tunneling across an entire portion of a sense channel upon incurrence of a sufficient voltage potential between a floating gate and the sense channel. Electron tunneling also occurs to erase the EEPROM cell through a tunnel oxide layer by electron tunneling at an edge of a tunneling drain upon incurrence of a sufficient voltage potential between the floating gate and the tunneling drain.

L'invention concerne une cellule EEPROM qui se programme et s'efface par canalisation électronique sur des régions séparées, un bord d'un drain de canalisation et un canal du transistor de détection. La cellule EEPROM comporte trois transistors formés dans un substrat à semi-conducteur. Les trois transistors sont un transistor de canalisation (NMOS), un transistor de détection (NMOS), et un transistor de lecture (NMOS). La canalisation électronique intervient pour programmer la cellule EEPROM, à travers une couche d'oxyde du canal de détection, par canalisation électronique aux bornes d'une partie entière d'un canal de détection, après application d'une tension suffisante entre une grille flottante et le canal de détection. La canalisation électronique intervient également pour effacer la cellule EEPROM, à travers une couche d'oxyde du canal, par canalisation électronique sur un bord d'un drain de canalisation, après application d'une tension suffisante entre la grille flottante et le drain de canalisation.