WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000030261) CIRCUIT FOR DATA DEPENDENT VOLTAGE BIAS LEVEL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/030261    International Application No.:    PCT/US1999/026257
Publication Date: 25.05.2000 International Filing Date: 05.11.1999
Chapter 2 Demand Filed:    31.05.2000    
IPC:
H03M 1/12 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052 (US) (For All Designated States Except US).
JOHNSON, Luke, A. [US/US]; (US) (For US Only).
SCHWARTZLOW, John, K. [US/US]; (US) (For US Only)
Inventors: JOHNSON, Luke, A.; (US).
SCHWARTZLOW, John, K.; (US)
Agent: MILLIKEN, Darren, J.; Blakely, Sokoloff, Taylor & Zafman LLP 7th floor 12400 Wilshire Boulevard Los Angeles, CA 90025 (US)
Priority Data:
09/191,075 12.11.1998 US
Title (EN) CIRCUIT FOR DATA DEPENDENT VOLTAGE BIAS LEVEL
(FR) CIRCUITS UTILISES POUR GENERER UN NIVEAU DE POLARISATION DE TENSION FONCTION DE DONNEES
Abstract: front page image
(EN)Briefly, in accordance with one embodiment, an integrated circuit (400) includes a circuit to produce discrete output signals that include a multilevel, data dependent voltage bias level (V bias), wherein the circuit further includes the capability (DAC) to at least approximately cancel a zero introduced in the frequency response of the circuit due to capacitive coupling. Briefly, in accordance with another embodiment of the invention, an integrated circuit includes at least one comparator coupled to compare input and output voltage signal levels. The integrated circuit further includes circuitry to signal for an adjustment in the output voltage signal levels based, at least in part, on the comparator output signal.
(FR)L'invention porte, selon une réalisation, sur un circuit intégré (400) comprenant un élément de circuit destiné à générer des signaux de sortie discrets comprenant un niveau de polarisation de tension (V bias) fonction des données multiniveau. Le circuit a également la capacité (DAC) d'annuler au moins approximativement un zéro introduit dans la réponse fréquentielle du circuit du fait du couplage capacitif. Selon une autre réalisation, le circuit intégré comprend au moins un comparateur couplé de façon à comparer des niveaux de signal de tension d'entrée et de sortie, et comprend également un élément de circuit délivrant un signal de reprise dans les niveaux de signal de tension de sortie tenant compte au moins partiellement du signal de sortie du comparateur.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)