WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000030180) METHOD AND SYSTEM FOR EMITTER PARTITIONING FOR SiGe RF POWER TRANSISTORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/030180    International Application No.:    PCT/SE1999/002038
Publication Date: 25.05.2000 International Filing Date: 10.11.1999
Chapter 2 Demand Filed:    25.05.2000    
IPC:
H01L 29/08 (2006.01), H01L 29/737 (2006.01)
Applicants: TELEFONAKTIEBOLAGET LM ERICSSON (publ) [SE/SE]; S-126 25 Stockholm (SE)
Inventors: BRANDT, Per-Olof; (SE).
TILLY, Lars; (SE)
Agent: ERICSSON MOBILE COMMUNICATIONS AB; IPR-Department S-221 83 Lund (SE)
Priority Data:
09/189,804 12.11.1998 US
Title (EN) METHOD AND SYSTEM FOR EMITTER PARTITIONING FOR SiGe RF POWER TRANSISTORS
(FR) PROCEDE ET SYSTEME DE PARTITION D'EMETTEUR POUR TRANSISTORS DE PUISSANCE HAUTE FREQUENCE SiGe
Abstract: front page image
(EN)A power transistor includes a plurality of emitter regions (421) and a plurality of base contacts (423). In order to decrease base resistance, each of the plurality of emitter regions (421) is adjacent to at least four base contacts (423). The entire transistor includes multiple emitter regions (421), e.g., greater than or equal to about 1,000 with no upper limit wherein the actual number of emitter regions (421) is dependent on the desired current carrying capacity. The emitter regions (421) are directly connected in parallel to the high current carrying metal layer of the transistor through vias or metal contact studs (421). The size of the emitter regions (421) should be made as small as the process design rules will allow in order to allow an increase in the perimeter to area ratio of the emitter region (421) which, for a given current, decreases the peak current density.
(FR)L'invention concerne un transistor de puissance comprenant plusieurs régions émettrices (421) et plusieurs contacts de base (423). Afin de réduire la résistance de base, chacune des régions émettrices (421) jouxte au moins quatre contacts de base (423). Le transistor entier comprend plusieurs régions émettrices (421), en nombre illimité, mais au minimum environ un millier, par exemple, le nombre réel de régions émettrices (421) étant fonction de l'intensité de courant souhaitée. Les régions émettrices (421) sont directement reliées en parallèle à la couche métallique conductrice de courant élevé du transistor à travers des trous ou des plots de contact (421). La taille des régions émettrices (421) devraient être aussi petites que l'autorisent les règles de conception du processus afin de permettre une augmentation du rapport périmètre/aire de la région émettrice (421) qui, pour un courant donné, réduit la densité de courant de crête.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)