WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000030170) A SEMICONDUCTOR CHIP AND A LEAD FRAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/030170    International Application No.:    PCT/SG1998/000093
Publication Date: 25.05.2000 International Filing Date: 17.11.1998
Chapter 2 Demand Filed:    09.05.2000    
IPC:
H01L 23/485 (2006.01), H01L 23/495 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53 81669 München (DE) (For All Designated States Except US).
LEE, Choon, Muah, Patricia [SG/SG]; (SG) (For US Only).
YONG, Soong, Ooi [MY/SG]; (SG) (For US Only).
PANDEY, Pramod, Kumar [IN/SG]; (SG) (For US Only).
LIU, Chong, Hsu [--/SG]; (SG) (For US Only)
Inventors: LEE, Choon, Muah, Patricia; (SG).
YONG, Soong, Ooi; (SG).
PANDEY, Pramod, Kumar; (SG).
LIU, Chong, Hsu; (SG)
Agent: McCALLUM, Graeme, David; Lloyd Wise 59 Tras Street Singapore 078998 (SG)
Priority Data:
Title (EN) A SEMICONDUCTOR CHIP AND A LEAD FRAME
(FR) PUCE A SEMI-CONDUCTEUR ET GRILLE DE CONNEXION
Abstract: front page image
(EN)A semiconductor chip (1) includes a semiconductor substrate having an electronic circuit (2) thereon and a number of bond pads (3, 4, 5) thereon. The bond pads (3, 4, 5) are coupled to the electronic circuit (2) and permit power to be supplied to the electronic circuit (2) and signals to be input to and output from the electronic circuit (2). The bond pads (3, 4, 5) are arranged on the surface of the substrate such that at least some of the pads (3b, 4b) are separated from the edge of the substrate by other bond pads (3a, 4a, 5). A lead frame (10) is also provided in which two of the contact pins (13, 14) are electrically coupled to each other by a contact strip (19) which extends along at least a portion of an edge (22) of a die pad (11). The contact strip (19) is located between the die pad (11) and some of the other contact pins (12).
(FR)Puce (1) à semi-conducteur qui comporte un substrat semi-conducteur sur lequel sont placés un circuit électronique (2) et un certain nombre de plots de connexion (3, 4, 5). Les plots de connexion (3, 4, 5) sont couplés au circuit électronique (2) et permettent l'alimentation électrique du circuit électronique (2) et l'entrée de signaux dans le circuit électronique (2) ainsi que la sortie de signaux dudit circuit. Les plots de connexion (3, 4, 5) sont disposés sur la surface du substrat de manière qu'au moins certains des plots (3b, 4b) soient séparés du bord du substrat par d'autres plots de connexion (3a, 4a, 5). La présente invention concerne également une grille de connexion (10) associée dans laquelle deux des broches de contact (13, 14) sont électriquement couplées l'une à l'autre pour une bande de contact (19) qui s'étend le long d'au moins une partie d'un bord (22) d'un plot de support (11) de puce. La bande de contact (19) est située entre le plot de support (11) de puce et certaines des autres broches de contact (12).
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)