WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000030169) FIELD EFFECT TRANSISTOR STRUCTURE WITH ABRUPT SOURCE/DRAIN JUNCTIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/030169    International Application No.:    PCT/US1999/026224
Publication Date: 25.05.2000 International Filing Date: 05.11.1999
Chapter 2 Demand Filed:    31.05.2000    
IPC:
H01L 21/20 (2006.01), H01L 21/336 (2006.01), H01L 29/08 (2006.01), H01L 29/10 (2006.01), H01L 29/16 (2006.01), H01L 29/161 (2006.01), H01L 29/417 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052 (US) (For All Designated States Except US).
MURTHY, Anand, S. [IN/US]; (US) (For US Only).
CHAU, Robert, S. [US/US]; (US) (For US Only).
MORROW, Patrick [US/US]; (US) (For US Only).
JAN, Chia-Hong [--/US]; (US) (For US Only).
PACKAN, Paul [CA/US]; (US) (For US Only)
Inventors: MURTHY, Anand, S.; (US).
CHAU, Robert, S.; (US).
MORROW, Patrick; (US).
JAN, Chia-Hong; (US).
PACKAN, Paul; (US)
Agent: MILLIKEN, Darren, J.; Blakely, Sokoloff, Taylor & Zafman LLP 7th floor 12400 Wilshire Boulevard Los Angeles, CA 90025 (US).
MALLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman LLP 12400 Wilshire Boulevard 7th Floor Los Angeles, CA 90025 (US)
Priority Data:
09/191,076 12.11.1998 US
Title (EN) FIELD EFFECT TRANSISTOR STRUCTURE WITH ABRUPT SOURCE/DRAIN JUNCTIONS
(FR) STRUCTURE DE TRANSISTOR A EFFET DE CHAMP AUX JONCTIONS SOURCE/DRAIN ABRUPTES
Abstract: front page image
(EN)Microelectronic structures embodying the present invention include a field effect transistor (FET) having highly conductive source/drain extensions. Formation of such highly conductive source/drain extensions includes forming a passivated recess which is back filled by epitaxial deposition of doped material to form the source/drain junctions. The recesses include a laterally extending region that underlies a portion of the gate structure. Such a lateral extension may underlie a sidewall spacer (108) adjacent to the vertical sidewalls of the gate electrode (106), or may extend further into the channel portion of a FET such that the lateral recess underlies the gate electrode portion of the gate structure. In one embodiment the recess is back filled by an in-situ epitaxial deposition of a bilayer of oppositely doped material. In this way, a very abrupt junction is achieved that provides a relatively low resistance source/drain extension and further provides good off-state subthreshold leakage characteristics. Alternative embodiments can be implemented with a back filled recess of a single conductivity type.
(FR)Les structures électroniques de cette invention comprennent un transistor à effet de champ comportant des extensions source/drain extrêmement conductrices. Ces extensions source/drain extrêmement conductrices sont obtenues en formant un évidement passivé qui est recomblé par un dépôt épitaxial de matériau dopé de façon à former les jonctions source/drain. Les creux comportent une région s'étendant latéralement, sous-jacente à une partie de la structure de grille. Cette extension latérale peut être sous-jacente à un espaceur (108) de paroi latérale adjacent aux parois latérales verticales de l'électrode (106) de grille ou peut s'étendre également dans la partie canal d'un transistor à effet de champ de sorte que le creux latéral soit sous-jacent à la partie de l'électrode de grille de la structure de grille. Selon une réalisation, on recomble l'évidement en déposant in situ, de manière épitaxiale, une double couche de matériau à dopage opposé. On crée ainsi une jonction très abrupte qui forme une extension source/drain à résistance relativement faible et confère de bonnes caractéristiques de fuite par courant infraseuil à l'état bloqué. Selon d'autres réalisations, on peut effectuer le comblement d'un évidement par un seul type de conductivité.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)