Processing

Please wait...

Settings

Settings

1. WO2000029981 - A PROCESSING CIRCUIT AND A SEARCH PROCESSOR CIRCUIT

Publication Number WO/2000/029981
Publication Date 25.05.2000
International Application No. PCT/NO1999/000344
International Filing Date 12.11.1999
Chapter 2 Demand Filed 31.05.2000
IPC
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
30
Information retrieval; Database structures therefor
G06F 17/30 (2006.01)
CPC
G06F 16/90344
Y10S 707/99936
Applicants
  • FAST SEARCH & TRANSFER ASA [NO/NO]; P.O. Box 1677 Vika N-0120 Oslo, NO (AllExceptUS)
  • SVINGEN, Børge [NO/NO]; NO (UsOnly)
  • HALAAS, Arne [NO/NO]; NO (UsOnly)
  • BIRKELAND, Olaf, René [NO/NO]; NO (UsOnly)
Inventors
  • SVINGEN, Børge; NO
  • HALAAS, Arne; NO
  • BIRKELAND, Olaf, René; NO
Agents
  • LEISTAD, Geirr, I.; Thin Film Electronics ASA P.O. Box 1872 Vika N-0124 Oslo, NO
Priority Data
1998531513.11.1998NO
Publication Language English (EN)
Filing Language Norvegian (NO)
Designated States
Title
(EN) A PROCESSING CIRCUIT AND A SEARCH PROCESSOR CIRCUIT
(FR) PROCESSEUR DE RECHERCHE ET CIRCUIT A CET EFFET
Abstract
(EN)
A processing circuit P1 for recognition and comparison of complex patterns in high-speed data streams can form a node in a network of circuits of this kind and comprises an interface for inputting of parameters for the circuit, at least one kernel processor P0 in the form of a comparator unit (COM) for comparing two data words, a logic unit (E) connected with the comparator unit and comprising a multiplexer (MUX1), a first D flip-flop (2), a latency unit (LAT) for delaying a positive binary value with a given number of time units, a second D flip-flop (4), a sequence control unit (SC) which monitors and controls a comparison operation in the comparator unit (COM), and a result selector (RS) which combines two result values from other processing circuits or other result selectors. A search processor circuit (PMC) for performing search and comparison operations on complex patterns comprises a multiprocessor unit Pn with processing circuits P1 in a tree structure and forms a binary or superbinary tree with n+1 levels S and degree k = 2m, m being a positive integer $m(G) 1. An underlying level Sn-q generally comprises 2mq circuits Pn-q provided nested in the 2m(q-1) circuits Pn-q+1 on the level Sn-q+1. A 0th level S0 defined for q = n in the unit Pn comprises 2m(n-1) to 2mn kernel processors P0 which form comparator units (COM) in the circuits P1. All circuits P1, P2...Pn have identical interfaces (I) and a logic unit (E) with a result selector (RS) for collecting the results of a search operation or a comparison operation. Use in search engines for search and retrieval of data stored in data bases.
(FR)
La présente invention concerne un processeur (P1) capable de reconnaître et de comparer des structures complexes dans des flux de données haute vitesse. Ce processeur, qui peut constituer un noeud dans un réseau de circuits du même type, comporte une interface d'entrée des paramètres dans le circuit. Un processeur noyau (P0) au moins remplissant les fonctions de comparateur (COM) est capable de traiter deux mots de données. Une unité logique (E) connectée au comparateur comprend un multiplexeur (MUX1), une première bascule de type D (2), une unité à retard (LAT) venant retarder d'une quantité spécifique d'unités de temps une valeur positive binaire, et une seconde bascule de type D (4). Un contrôleur d'enchaînement (SC) vérifie et commande le fonctionnement des comparaison dans le comparateur (COM). Un sélecteur de résultat(s) (RS) permet de combiner deux valeurs de résultats d'autres circuits de traitement ou d'autres sélecteurs de résultat(s). L'invention concerne également un processeur de recherche (PCM) capable d'opérations de recherche et de comparaison sur des structures complexes. Ce processeur comprend une unité multiprocesseur Pn dont les processeurs P1 forment une arborescence lequel multiprocesseur Pn forme lui-même une arborescence binaire ou superbinaire de n+1 niveaux S et k = 2m degrés, m étant un entier positif $m(G) 1. Un niveau inférieur Sn-q comprend généralement 2mq processeurs Pn-q imbriqués dans les 2m(q-1) processeurs Pn-q+1 du niveau Sn-q+1. Un 0ème niveau S0 défini pour q = n dans le multiprocesseur Pn comprend 2m(n-1) à 2mn processeurs noyaux P0 formant les comparateurs (COM) intégrés aux processeurs P1. L'ensemble des multiprocesseurs P1, P2...Pn, dont des interfaces sont identiques (I), comportent une logique (E) pourvue d'un sélecteur de résultat(s) (RS) recueillant les résultats des recherches ou des comparaisons. L'invention concerne enfin l'utilisation de ces processeurs et circuits pour des moteurs de recherche destinés à la recherche et à l'extraction de données rangées dans des bases de données.
Other related publications
Latest bibliographic data on file with the International Bureau