WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000028583) SEMICONDUCTOR WAFER AND PRODUCTION METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/028583    International Application No.:    PCT/JP1999/006075
Publication Date: 18.05.2000 International Filing Date: 01.11.1999
IPC:
B24B 1/00 (2006.01), B24B 7/22 (2006.01), H01L 21/304 (2006.01), H01L 21/306 (2006.01)
Applicants: SHIN-ETSU HANDOTAI CO., LTD. [JP/JP]; 4-2, Marunouchi 1-chome Chiyoda-ku, Tokyo 100-0005 (JP) (For All Designated States Except US).
KATO, Tadahiro [JP/JP]; (JP) (For US Only).
OKUNI, Sadayuki [JP/JP]; (JP) (For US Only).
IKEDA, Shunichi [JP/JP]; (JP) (For US Only).
OKABE, Keiichi [JP/JP]; (JP) (For US Only).
OSHIMA, Hisashi [JP/JP]; (JP) (For US Only)
Inventors: KATO, Tadahiro; (JP).
OKUNI, Sadayuki; (JP).
IKEDA, Shunichi; (JP).
OKABE, Keiichi; (JP).
OSHIMA, Hisashi; (JP)
Agent: YOSHIMIYA, Mikio; Uenosansei Building 4th floor 6-4, Motoasakusa 2-chome Taito-ku, Tokyo 111-0041 (JP)
Priority Data:
10/316290 06.11.1998 JP
Title (EN) SEMICONDUCTOR WAFER AND PRODUCTION METHOD THEREFOR
(FR) PLAQUETTE DE SEMI-CONDUCTEUR ET PROCEDE DE PRODUCTION CORRESPONDANT
Abstract: front page image
(EN)A method of producing a semiconductor wafer having a rear surface property and high flatness that can solve problems encountered in a device process involving the rear surface of a double-side, high-glossiness wafer produced by a conventional surface grinding/double-side polishing method and a semiconductor wafer. A semiconductor wafer which is obtained by flattening the both surfaces thereof by a surface grinding means, removing a work damaged layer by etching and then single-side-polishing the etched product and which has a glossiness at the rear surface thereof of 20 to 80 %; and a method of producing a semiconductor wafer characterized by comprising the steps of cutting out a wafer by slicing at least an ingot, grinding the both surfaces of the wafer at the same time, flattening the front and rear surfaces by a surface grinding means for individually grinding the surfaces under different grinding conditions, removing the work damaged layer of the wafer by etching with the flatness maintained, and then performing a single-side polishing.
(FR)L'invention concerne un procédé de production d'une plaquette de semi-conducteur à haute planéité et dont la surface arrière possède une propriété permettant de résoudre des problèmes surgissant lors d'un traitement de dispositif impliquant ladite surface arrière d'une plaquette double face à brillance élevée obtenue au moyen d'un procédé classique de surfaçage/polissage double face et également une plaquette de semi-conducteur. L'invention concerne également une plaquette de semi-conducteur que l'on obtient en aplatissant ses deux surfaces au moyen d'un dispositif de surfaçage, en enlevant par gravure une couche usée, puis en polissant une seule face du produit gravé. La surface arrière de cette plaquette de semi-conducteur présente une brillance élevée comprise entre 20 et 80 %. L'invention concerne également un procédé de production d'une plaquette de semi-conducteur qui consiste à découper une plaquette en sciant au moins un lingot, à surfacer les deux surfaces de la plaquette en même temps, à aplatir les surfaces avant et arrière au moyen d'un dispositif permettant de surfacer les surfaces une à une dans des conditions de surfaçage différentes, à enlever par gravure la couche usée de la plaquette tout en en conservant la planéité, enfin à réaliser un polissage sur une seule face.
Designated States: KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)