WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000027033) LOCK DETECTOR FOR PHASE LOCKED LOOPS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/027033    International Application No.:    PCT/US1999/025970
Publication Date: 11.05.2000 International Filing Date: 04.11.1999
Chapter 2 Demand Filed:    02.06.2000    
IPC:
H03L 7/095 (2006.01), H03L 7/107 (2006.01)
Applicants: BROADCOM CORPORATION [US/US]; 16215 Alton Parkway Irvine, CA 92618 (US) (For All Designated States Except US).
TAN, Loke, Kun [MY/US]; (US) (For US Only).
ETEMADI, Farzad [IR/US]; (US) (For US Only).
YUEN, Denny [US/US]; (US) (For US Only).
TSAI, Shauhyarn (Shaun) [--/US]; (US) (For US Only)
Inventors: TAN, Loke, Kun; (US).
ETEMADI, Farzad; (US).
YUEN, Denny; (US).
TSAI, Shauhyarn (Shaun); (US)
Agent: ELDREDGE, John, W.; Christie, Parker & Hale, LLP P.O. Box 7068 Pasadena, CA 91109-7068 (US)
Priority Data:
60/107,104 04.11.1998 US
09/433,811 03.11.1999 US
Title (EN) LOCK DETECTOR FOR PHASE LOCKED LOOPS
(FR) DETECTEUR DE VERROUILLAGE POUR BOUCLES A VERROUILLAGE DE PHASE
Abstract: front page image
(EN)A detector circuit (40) for determining whether synchronization lock has been optimally achieved in feedback-type control systems. The detector circuit evaluates an error signal developed by a phase/frequency detector (34) and compares the absolute magnitude of the error signal to a first threshold signal (limit 1) corresponding to a magnitude metric. When the value of the error signal is less than the magnitude threshold value, an event signal initiates a time interval counter (30) which continues counting so long as the error signal remains below the magnitude threshold value (limit 2). The time interval counter continues until it counts to a second threshold value corresponding to a timing metric. At this point, synchronization lock is declared.
(FR)L'invention concerne un circuit (40) destiné à déterminer si un verrouillage de synchronisation a été effectué de façon optimale dans des systèmes de commande de type à rétroaction. Le circuit détecteur (34) évalue un signal d'erreur (limite 1) émis par un détecteur de phase/fréquence et compare l'amplitude absolue du signal d'erreur à un premier signal de seuil qui correspond à une métrique d'amplitude. Lorsque la valeur du signal d'erreur (30) est inférieure à la valeur de seuil de l'amplitude, un signal d'événement lance un compteur d'intervalles de temps qui continue le comptage aussi longtemps que le signal d'erreur reste en dessous de la valeur de seuil (limite 2) de l'amplitude. Le compteur d'intervalles de temps poursuit le comptage jusqu'à ce qu'il arrive à une deuxième valeur de seuil qui correspond à une métrique de temporisation. A ce moment, le verrouillage de synchronisation est déclaré.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)