WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000026962) METHOD FOR SEMICONDUCTOR MANUFACTURING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/026962    International Application No.:    PCT/SE1999/001942
Publication Date: 11.05.2000 International Filing Date: 27.10.1999
Chapter 2 Demand Filed:    24.05.2000    
IPC:
H01L 21/8249 (2006.01)
Applicants: TELEFONAKTIEBOLAGET L M ERICSSON (publ) [SE/SE]; S-126 25 Stockholm (SE)
Inventors: NYSTRÖM, Jan, Christian; (SE).
JOHANSSON, Ted; (SE)
Agent: EHRNER & DELMAR PATENTBYRA AB; Box 103 16 S-100 55 Stockholm (SE)
Priority Data:
9803767-4 04.11.1998 SE
Title (EN) METHOD FOR SEMICONDUCTOR MANUFACTURING
(FR) PROCEDE DE FABRICATION DE SEMI-CONDUCTEURS
Abstract: front page image
(EN)The present invention relates to a method for semiconductor manufacturing of one semiconductor circuit, having a multiple of active devices NMOS1, NMOS2, NPN1, NPN2 of one type. The method comprises the steps of arranging a first region (4, 16) on a semiconductor substrate (1), and implementing two active devices of said type, having different sets of characteristics, in said first region (4, 16). The step of implementing said active devices comprises a step of creating a first (6', 10') and a second (6'', 10'') subregion within said first region (4, 16), and said step further comprising a step of introducing a first P¿1?, P¿3? and a second P¿2?, P¿4? dopant having different sets of dose parameters, into a first and a second area, respectively, of said first region, said dopants being of a similar type p, and a step of annealing said substrate (1) to create said first (6', 10') and second (6'', 10'') subregion, respectively, whereby two subregions, having different doping profiles, can be fabricated on a single integrated circuit.
(FR)L'invention concerne un procédé servant à la fabrication de semi-conducteurs d'un circuit à semi-conducteur ayant plusieurs dispositifs actifs NMOS1, NMOS2, NPN1, NPN2 d'un type donné. Le procédé consiste à agencer une première région (4, 16) sur un substrat à semi-conducteur (1) et à mettre en oeuvre deux dispositifs actifs dudit type, ayant des ensembles de caractéristiques différents, dans ladite première région (4, 16). L'étape de la mise en oeuvre desdits dispositifs actifs consiste à créer une première (6', 10') puis une seconde (6'', 10'') sous régions à l'intérieur de ladite première région (4, 16), ladite étape consistant en outre à introduire un premier (P¿1?, P¿3?) puis un second (P¿2?, P¿4?) dopants ayant des ensembles différents de paramètres de dosage, dans une première et une seconde zones, respectivement, de ladite première région, les dopants étant d'un type p similaire, et à recuire ledit substrat (1) afin de créer lesdites première (6', 10') et seconde (6'', 10'') sous régions, respectivement. Les deux sous régions, dont les profils dopants sont différents, peuvent être fabriquées sur un seul circuit intégré.
Designated States: AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)