WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000025202) DIGITAL COMPUTING CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/025202    International Application No.:    PCT/DE1999/003212
Publication Date: 04.05.2000 International Filing Date: 05.10.1999
IPC:
G06F 7/50 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
JELL, Friedrich [AT/AT]; (AT) (For US Only)
Inventors: JELL, Friedrich; (AT)
Common
Representative:
SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, D-80506 München (DE)
Priority Data:
198 49 783.0 28.10.1998 DE
Title (DE) DIGITALE RECHENSCHALTUNG
(EN) DIGITAL COMPUTING CIRCUIT
(FR) CIRCUIT INFORMATIQUE NUMERIQUE
Abstract: front page image
(DE)Die Erfindung betrifft eine digitale Rechenschaltung mit einer Eingangswortbreite von n-Bit und einer Ausgangswortbreite von m-Bit, wobei m grösser als n ist, die einen n-Bit-Addierer, ein dem n-Bit-Addierer nachgeschaltetes n-Bit-Parallel-Register, einen (m-n)-Bit-Zähler und eine Steuerlogik aufweist. Dem n-Bit-Addierer wird ein erstes n-Bit-Eingangssignal und ein n-Bit-Ausgangssignal des n-Bit-Parallel-Registers als ein zweites n-Bit-Eingangssignal zugeführt. Der Steuerlogik, die den (m-n)-Bit-Zähler steuert, wird ein Übertragsignal des Addierers zugeführt. Ein (m-n)-Bit-Ausgangssignal des (m-n)-Bit-Zählers weist die höherwertigen Bits eines m-Bit-Ausgangssignals auf, dessen niederwertigen Bits das n-Bit-Ausgangssignal des n-Bit-Registers bilden. Der (m-n)-Bit-Zähler ist ein (m-n)-Bit-Vorwärts-Rückwärts-Zähler.
(EN)The invention relates to a digital computing circuit including an input word length of n bits and an output word length of m bits, wherein m is bigger than n, and comprising an n bit parallel register, an n bit parallel register connected downstream from the n bit adder, an (m-n) bit counter and a control logic. A first n bit input signal and an n bit output signal of the n bit parallel register is fed to the n bit adder as a second n bit input signal. A transfer signal of the adder is fed to the control logic controlling the (m-n) bit counter. An (m-n) bit output signal of the (m-n) bit counter comprises the higher-order bits of an m bit output signal whose lower-order bits form the n bit output signal of the n bit register. The (m-n) bit counter is an (m-n) bit reversible counter.
(FR)L'invention concerne un circuit informatique numérique présentant une largeur de mots d'entrée de n bits et une largeur de mots de sortie de m bits, m étant plus grand que n, et présentant un additionneur de n bits, un registre parallèle de n bits monté un aval de l'additionneur de n bits, un compteur de (m-n) bits et une logique de commande. Un premier signal d'entrée de n bits et un signal de sortie de n bits, en tant que second signal d'entrée de n bits, sont conduits à l'additionneur de n bits. Un signal de transfert de l'additionneur est amené à la logique de commande qui commande le compteur de (m-n) bits. Un signal de sortie de (m-n) bits présente les bits du poids le plus fort d'un signal de sortie de m bits dont les bits du poids le plus faible forment le signal de sortie de n bits du registre de n bits. Le compteur de (m-n) bits est un compteur-décompteur de (m-n) bits.
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)